變壓器局部放電檢測系統
加入技術交流群
2 系統內部結構
數據采集采用了傳統的數據采集方法，通過特高頻傳感器和工頻傳感器采集來的信號，經過信號調理電路，對信號進行濾波和放大，使信號轉變到A／D轉換器的可以接受的輸入范圍之內，然后通過AD9224轉換器把模擬信號轉換為數字信號，送往FPGA(EP2C5Q208C8)處理模塊進行數據的存儲和轉發，在這部分模塊中，FPGA一方面需要把采集來的信號存儲到SDRAM中，由于信號的采集頻率為20 MHz，并且需要連續采集2s，所以采用512 MB的存儲器IS42S86400B SDRAM；另一方面，FPGA需要接受DSP發來的指令，把SDRAM中的數據轉發到DSP中進行處理。在DSP控制的模塊中，DSP(TMS320VC5402)一方面要實現嵌入式的TCP／IP協議，連接到以太網上進行數據的傳輸，另一方面要對大容量的數據進行壓縮，從而實現數據在以太網上的可靠快速傳輸。內部結構如圖2所示。本文引用地址：http://www.104case.com/article/193041.htm
3 客戶端軟件部分的設計
客戶端基于VC++6．0編譯環境進行開發，此軟件系統兼容C／S和B／S架構，采用大型數據庫管理技術，實時對局部放電信號進行采集、壓縮、處理、存儲和顯示。系統主要包括局放數據采集部分，數據壓縮傳輸部分，數據處理分析部分，圖形和表格顯示部分，數據庫管理部分。
評論