解析高速數(shù)/模轉換器(DAC)的建立和保持時間

介紹

　　為了達到高速數(shù)/模轉換器(

　　為滿足這些是需要求，用戶需要分析數(shù)據源的傳輸延遲和抖動。傳輸延遲決定了時鐘的標稱定時要求，而抖動指標則決定了所允許的容限。為了解釋這一關系，我們以具有1.5ns傳輸延遲的邏輯門電路為例。如果在邏輯門電路作用相同的時鐘信號，MAX5891將剛好滿足如圖2所示的建立時間。這種情況下，對于溫度漂移、時鐘或數(shù)據抖動以及器件之間存在的差異都不具備任何設計裕量。

　　可以采用兩種方法對建立和保持時間進行優(yōu)化，包括增加時鐘延遲、保持一致的引線長度等。在數(shù)據源和DAC之間增加時鐘延遲有助于解決上述例子中的傳輸延遲問題。保持一致的數(shù)據源與DAC輸入引腳之間的引線長度可以確保抖動、漂移不會使某一位進入下一個時鐘周期。需要注意的是，我們現(xiàn)在處理的是包含多條數(shù)據線的高速數(shù)據總線，任何時刻所有位都必須滿足時序要求。

　　結論

　　處理高頻數(shù)據的定時面臨諸多挑戰(zhàn)，解決這些難題需要設計人員或系統(tǒng)設計工程師充分理解具體信號鏈路中所有器件的規(guī)格。如果鏈路中任一器件的規(guī)格要求得不到滿足，系統(tǒng)性能將會降低。性能的降低表現(xiàn)為DAC輸出精度的下降或限制時鐘頻率。