Tensilica和Virage推出針對鉆石處理器內核優化的IP設計工具包

 Tensilica和Virage Logic( 納斯達克: VIRL)日前聯手推出16種專為Tensilica公司鉆石系列標準處理器特別設計的針對內核優化的IP Kit，分別采用了TSMC 130納米 和90納米 G 制造工藝。 這些最新的針對內核優化的IP Kit由Virage Logic公司 ASAP(面積,速度和功耗) 存儲器和ASAP 邏輯IP核組成。 設計者可針對每一款鉆石系列處理器IP核進行優化來滿足面積、性能或功耗的要求。

Virage Logic公司市場和業務發展部高級副總裁 Jim Ensell表示，“ 作為業界富有信譽的IP核合作伙伴， 我們很高興能和Tensilica公司合作，提供物理層IP核給我們共同的客戶，即性能經過特別優化過的Tensilica鉆石系列標準處理器內核的使用者。我們把內核經過優化的IP設計工具包放在Virage Logic公司的網站上，用戶能更容易地獲得解決方法，從而提高芯片設計的成功性。”

Tensilica公司市場副總裁Steve Roddy表示，“ Tensilica和Virage Logic公司合作已有好幾年的時間, 對我們的客戶而言，Virage Logic是杰出的IP核供應者. 我們Xtensa®的客戶用Virage Logic公司的設計庫完成了很多項設計。目前，通過采用專為鉆石系列標準處理器優化過的物理層IP核，我們希望為共同的客戶提供更大的競爭力。” 

針對內核優化的IP Kit專為4款Tensilica鉆石系列標準處理器而開發，這4款可現貨供應的處理器涵蓋了從小面積、低功耗的控制器到音頻處理器和高性能DSP，所有這些處理器在其各自的類別里都以最低功耗和最高性能處于業界領先地位。這些針對內核優化的IP Kit提供了使用Virage Logic公司經過硅片驗證的嵌入式存儲器IP核和標準單元庫的途徑，以滿足各類市場需求。