基于TMS320C6416T的數據采集存儲系統設計

設計時，THSl2082通過插座JDSP連接到EMIFB，片選信號CSO與BCE2相連，將THSl2082配置在EMIFB的BCE2中；THSl2082讀寫控制信號RD、WR(R／W)分別接EMIFB的BARE、BAWE；AINP、AINM為模擬輸入通道；外部輸入參考電壓的正負極REFM、REFP分別通過電容接地；由于THSl2082的REFOUT為2．5V參考電壓輸出，將REFIN引腳接至REFOUT引腳，實現2．5 V標準電壓的輸入；DATA_AV數據有效信號與DSP的EXT-INT4相連，數據采集FIFO存滿后，申請中斷通知DSP讀取數據；THSl2082溢出信號OV_FL與DSP的EXT-INT5相連，表示有溢出，這時應處理溢出處理；12位數據線接EMIFB的BED[15：0]的低12位；A／D時鐘通過J_CLK插座接DSP的TOUTl定時器輸出，通過對DSP內部定時器Timerl的編程產生8 MHz采樣時鐘，并根據采樣要求調整。THSl2082與TMS320C6416的接口電路如圖3所示。輸入信號時，系統可通過J_AINP或J AINM輸入，經運算放大器AD8042AR將信號變換到THSl2082采樣范圍1．5~3．5V內進行采樣，也可選擇通過J_DIF輸入，選擇差分模式采樣信號。

3．2 數據存儲電路設計
TMS320C6416T的EMIFA為64位存儲器總線，分成4個存儲空間ACEO~ACE3，每個存儲空間可獨立配置，無縫接口具有多種類型的存儲器(SRAM、ROM、SDRAM等)。EMIFA工作時鐘有：AECLKIN(外部輸入)、CPU時鐘四分頻(250 MHz)、CPU時鐘六分頻(167 MHz)。EMIFA接口信號如圖4所示。該系統設計選用同步存儲器SDRAM HY57V2―83220T，其容量為2 Mx32位。該器件的32位數據線與EMIFA的64位數據總線AED[0：63]的低32位AED[0：31]相連；12位地址線接EMIFA的20位地址總線的AEA[3：14]；片選信號CS接EMIFA的ACEO，將SDRAM配置在ACEO空間中；列、行地址選通信號CSA、RAS接EMIFA的ASDCAS、ASDRAS；信號WE接EMIFA的寫使能信號ASDWE；HY57V283220T的時鐘由AECLKOUTI提供，并與EMIFA的時鐘相同；CKE接ASDCKE，SDRAM時鐘使能，其接口電路如圖5所示。