一個用于流水線模數轉換器的高精度、低功耗采樣保

圖5　開關電容共模反饋電路

圖6　輔助放大器及其共模反饋電路

自舉開關

開關是采樣保持電路的一個重要組成部分。它是信號失真，電荷注入和時鐘饋通效應主要來源。后兩者可通過采用下極板采樣和全差分電路結構來消除。A/D對信號失真要求很高，因為失真直接影響到A/D的精度。當信號幅度較高時，采樣保持電路的精度和速度就直接受限于失真。而失真的主要原因是開關導通電阻的非線性。開關導通電阻不是一個固定值，而是輸入信號的函數。對于短溝器件的導通電阻為：

其中V_G，V_S，V_D和V_B分別為晶體管柵、源、漏和襯底電壓。一般，輸入信號電壓連接在源端。假設，V_S=V_D=V_B。通過PMOS管的自襯底技術使襯底和源短連接在一起，從而消除分母中后半部分平方根中的部分。則開關的導通電阻R_ON主要有V_G-V_S的差值決定，自舉開關就是通過固定這個差值來實現開關的線性導通電阻，從而消除信號失真。自舉開關電路如圖7所示，工作原理是：當CLK為高的時候，自舉開關屬于關斷狀態，此時開關M_S的柵通過管子M₁連接在VSS。而同時，電容C₁兩端電壓差為V_DD-V_TH，其中V_TH為NMOS管的閾值電壓。當CLK為低的時候，自舉開關屬于導通狀態，此時，M₁管關閉，通過M₂管使開關M_S的柵電壓固定為V_in+(V_DD-V_TH)。其仿真結果如圖8所示。需要指出的是，圖2中4處有開關，其中S₁和S₂采用自舉開關，S₃采用CMOS傳輸門，S₄采用簡單NMOS傳輸門，這樣可以簡化電路并降低功耗。

圖7　自舉開關

圖8　自舉開關仿真結果

仿真結果和結論

圖4所示的運算放大器的Hspice的仿真結果為圖9，在電路負載為15p的情況下，直流增益為104.6dB，單位增益為166MHz，相位裕度為71度。完全滿足設計要求。圖10為該采樣保持電路的在輸入信號為5MHz，全差分信號幅度為2V_pp采樣頻率為20MHz情況下的輸出頻譜圖。仿真結果顯示，該電路的SFDR為92.4dB，SNDR為88.6dB，SNR為96.1dB。

本文描述了一個用于14位20MHz流水線A/D的采樣保持電路。該電路采用UMC logic 0.25μm2.5V工藝，通過采用增益增強放大器和自舉開關，在輸入為±1V頻率為5MHz正弦波，采樣頻率為20MHz的情況下獲得了96.1dB的信噪比。

圖9　運算放大器的頻率特性曲線

圖10　仿真頻譜圖(f_in=5MHz，f_s=20MHz)