隨鉆測井系統井下傳感囂的低功耗設計
隨鉆測井LWD(Logging WhiIe Drilling)技術是將測井儀器安裝在靠近鉆頭的部位,在地層剛鉆開后就測量地層各種信息的一種測井方法。它通過測量地層傾角和方位、鉆頭方向、鉆壓、扭矩等,進行鉆井定向控制,測量地層的電阻率、自然電位、自然伽馬、密度/中子、核磁、聲波時差等。LWD在鉆井的過程中測量地層巖石物理參數,并用數據遙測系統將測量結果實時送到地面進行處理,形成地層評價。由于當前數據傳輸技術的限制,大量的數據仍存儲在井下儀器的存儲器中,起鉆后回放。其測量結果克服了井眼擴徑、泥漿入侵等一系列環境條件的影響。隨鉆測井可實時提供地層和井深信息,對地層做出快速評價,優化井眼軌跡和地質目標,指導鉆進。特別是在疑難井、大斜度井、水平井中,它顯示出比電纜測井更為重要的作用。LWD系統主要由2部分組成:地面系統和井下系統。如圖1所示。
地面系統包括:上位機PC、接口卡、專用電纜、增效箱以及其他附屬配件。其中主機裝有LWD系統專用地質導向鉆井配套軟件Insite。
井下系統包括:總線控制器(HCIM)、隨鉆自然伽馬測量儀(DGR)、隨鉆電阻率測量儀(EWR)、隨鉆中子傳感器(CNP)、隨鉆巖石密度傳感器(SLD)、工具串振動傳感器(DDS)、探管(PCD)。
由此可見,LWD井下系統有大量傳感器對不同參數進行測量,耗電量非常大。由于每次鉆井設備下井都要耗費大量人力物力,而且一旦下井,鉆井設備會在地下持續長時間工作,而且鉆井深度可達幾千米,只能通過安裝在鉆頭附近的電池供電。隨鉆測井系統的供電由2組鋰電池(3.6 V)并聯組成,每組6節串聯,構成21 V直流電源。電池儲能是有一定限制的。例如渤海油田的B20井就是應用LWD技術,測量井段為2 102~3 073 km,連續工作5天。其他應用LWD鉆井技術的石油井也是如此,有些LWD傳感器甚至要連續在井下工作半個月之久。因此降低系統功耗就是隨鉆測井系統設計時需要考慮的一個十分重要的問題。
1 低功耗電路設計的基本原則
對于典型系統而言,其功耗大致滿足:P=C×V2×f。C是電容負載,V是電源電壓,f是開關頻率。功耗與工作電壓的平方成正比,因此工作電壓對系統的功耗影響最大,其次是工作頻率。電容負載也會有一些影響,但電容負載對設計人員而言一般是不可控的。因此設計低功耗系統,應該考慮在不影響系統性能前提下,盡可能地降低工作電壓和使用低頻率的時鐘。
對于隨鉆測井系統,由于傳感器在地下幾千米工作,溫度極高,工作空間狹小,在設計上就提出了其他一些挑戰。在高溫下,電容等器件的性能會減半,因此在進行器件選型時,這些因素都考慮其中。
另外,動態功耗管理也是降低功耗的有效途徑。動態功耗管理是當前最重要的系統功耗優化技術之一。它根據系統各模塊性能,動態地配置系統,使系統中各功能模塊處于滿足性能需求所需的最低功耗狀態,從而實現節省功耗的目的。
2 基于MC9S12Q128的低功耗系統設計
MC9S12系列單片機是以CPU12內核為核心的16位單片機,簡稱S12系列。典型的S12總線速度為8 MHz,最高可達25 MHz。其I/O和CPU可以運行在不同的時鐘下。CPU功耗可以通過開關狀態寄存器的控制位來控制。MC9S12Q128外部采用5 V電壓供電,正常運行時最大電流為5 mA,低功耗模式下不到1 mA,為設計低功耗系統提供了有利的條件。
2.1 電 源
對于MC9S12Q128而言,它的外部供電電壓是5 V,I/O端口也是按5 V供電的邏輯電平設計的,這樣可以在使用時接口電路直接與TTL標準電平的器件連接。這些接口電路應該也是低功耗的,否則會造成一方面使用低電壓降低了功耗,另一個方面使用額外的接口電路又增加了系統的功耗。芯片內部用2.5 V供電,低電壓供電保證了芯片的低功耗。芯片內部5 V到2.5 V通過內部電壓調整模塊自行進行轉換。
由于傳感器系統是由電池供電,實際電池具有以下非線性特性:
①輸出電壓在放電過程中逐漸下降,低于某個閾值電壓時,電池耗盡而停止工作;
②電池的有效能量與放電電流情況有關;
③電池具有自恢復效應,即電池在非供電時期可以回收部分電荷,從而增加了其有效量。
根據電池的以上特性,提出了根據電池狀態調度任務的策略;對多電池驅動的設備,提出了以下各種電池調度和管理技術:
◆靜態調度。按照一定的次序輪流使用各個電池,每個電池工作的時間固定。
◆動態調度。通過檢測電池的輸出電壓或放電電流,確定電池的狀態,從而決定各電池間的切換時間和順序。
2.2 時鐘頻率
從低功耗的角度看,需要較低的頻率;但是在實時應用中為了快速響應外部事件,又需要比較快的系統時鐘。MC9S12Q128內部總線速率最高可達25 MHz,即40 ns的最小指令周期。MC9S12Q128內部集成了完整的節能振蕩電路。如果外接振蕩電路,需要配置時鐘合成寄存器(SYNR)和時鐘分頻寄存器(REFDV)。靠鎖相環產生的時鐘頻率由下面的公式得到:
PLLCLK=2×OSCCLK×(SYNR+1)/(REFDV+1)其中OSCCLK為外部晶振頻率。
經測試,應用鎖相環電路時,在21 V電壓供電情況下,電流會增大5 mA左右。本設計選用16 MHz的外部晶振,總線頻率為默認的8 MHz。在保證不影響系統性能的前提下,減少系統功耗。
2.3 低功耗軟件控制
MC9S12Q128的工作模式通過模塊的智能化運行管理和CPU的狀態組合,以先進的方式支持超低功耗的各種要求。MC9S12Q128支持3種低功耗模式――停止模式、偽停止模式和等待模式。CPU條件碼寄存器CCR中的S位是STOP指令禁止位,如果要進入STOP模式,該位應置0。
評論