非陀螺尋北儀信號處理電路的設計與實現

輸入信號s(t)首先經過ADS809進行數字化。A／D采樣后的數據流進入數字混頻器HSP45116，在芯片內數據流分成兩路分別與數字振蕩器的輸出相乘，實現正交變換。HSP45116是一款高性能的數字混頻器，最高工作時鐘頻率為33 MHz，片內包含具有兩路正交輸出的數字控制振蕩器(NCO)和一個16位高速乘法器／累加器。圖6是HSP45116內部的簡化原理框圖。

可以看出，芯片功能分3個主要部分：相位／頻率控制、sin／cos振蕩器和乘法器／累加器(CMAC)。相位／頻率控制由外部控制總線通過FPGA設置相位步進值實現NCO的頻率控制，相位累加器為32 b。相位累加器取高20 b輸出作為地址查找sin／cos表，于是NCO產生兩路正交分量sin和cos。在電路中，為實現中頻信號的正交解調，信號從Rin輸入，Iin置為0。
系統時鐘采用DDS(直接數字合成)形成，可以實現時鐘頻率、相位以較小分辨率進行改變，因為在系統要求中提到I路和R路輸出信號采樣率與被測調制信號碼元速率成整數倍關系，為了滿足這一點，系統時鐘同時提供給A／D變換器、HSP45116和HSP43220。另外，系統中還包括FPGA，主要用于對HSP45116和HSP43220的初始化和控制。
經過HSP45116變換后輸出的兩路數字信號送入集成數字濾波器HSP43220進行數字濾波。HSP43220是一款具有線性相位特性的抽取數字濾波器(DDF)，其主要應用特點是高速率數據輸入、低速率輸出。DDF采用兩級串聯濾波器結構實現，兩級濾波器結合可獲得16384的信號抽取能力。信號輸出包括24 b信號數據流和DATA RDY信號線。根據系統要求，HSP43220在系統中的主要作用有三個方面：濾除數字正交混頻產生的二次諧波分量；靈活和大范圍的抽取因子設置解決輸出基帶信號采樣率與碼元速率的關聯問題；優越的低通特性以及可編程通帶頻率設置。
濾波后的數字信號送入FPGA，在碼盤輸出的第一個零位信號到來時，FPGA在碼盤輸出的脈沖倍頻信號的控制線下不斷讀取輸出數據，并累加，在碼盤輸出的第二個零位信號到來時，停止數據采集和累加運算，并給出數據好信號，從而實現積分運算。DSP通過I／O口讀取到FPGA數據好信號后，讀出FPGA數據寄存器中的數據，按式(4)計算出尋北儀零位的方位角。

3 結 語
給出了非陀螺尋北儀詳細的電路設計思路與具體實現過程。采用高性能的專用數字混頻器HSP45116和集成數字濾波器HSP43220來實現非陀螺尋北儀中加速度計輸出信號的正交運算和數字濾波，具有良好的信號混頻和正交解算性能，既能克服模擬電路固有的誤差和系統的不穩定等不足，又減輕DSP的運算負擔，滿足非陀螺尋北儀所要求的高精度和快速性要求，從而使得非陀螺尋北技術由理論研究轉化為實用儀器裝備成為了可能。