新聞中心

        EEPW首頁 > 模擬技術 > 設計應用 > 基于VHDL的99小時定時器設計及實現

        基于VHDL的99小時定時器設計及實現

        作者: 時間:2010-06-13 來源:網絡 收藏
        當START為高電平時,該將進入倒計時階段。當CLK脈沖上升沿到來時,計數以秒的速度減1,直到計時結束,使ALM位為高電平為止。CLR為復位端,可用來清零,通常采用異步復位方式。SETW用于選位,高電平有效。SET用于對選定的位進行置數,也是高電平有效。ALM輸出端將在定時結束時產生高電平。Q0~Q5為四位BCD碼輸出端口,主要用于顯示。

        3.2 顯示模塊

        通過XUAN模塊可完成BCD碼的轉化,再經DISP模塊譯碼.然后輸出給七段數碼管。

        (1)XUAN模塊

        XUAN可產生四位BCD碼輸入,并從sel端輸出。該模塊的管腳圖如圖5所示。其源程序代碼如下:



        (2)DISP模塊

        DISP模塊主要用于譯碼,可定義七段數碼管顯示的數字。其源程序如下:




        4 系統仿真及結果

        圖6所示是對AAA控制/定時模塊的仿真結果。由此結果可見,當setw置“1”時,statea位選從0到5循環,分別代表六個數碼管的位置。當start置“1”時,q5-q0進行借位減法。q5、q4表示小時,最高可到99小時;q3、q2表示分鐘,最高59分鐘;q1、q0表示秒,最高為59秒。



        5結束語

        本設計從總體要求出發,采用模塊化設計方法,實現了長達99小時的定時設計。同時采用QuartusⅡ4.0仿真環境進行了仿真。結果證明,本系統可以實現理想的定時操作而且設計體現了人性化,具有較強的實際應用價值。

        上一頁 1 2 下一頁

        關鍵詞: VHDL 定時器

        評論


        相關推薦

        技術專區

        關閉
        主站蜘蛛池模板: 孙吴县| 罗定市| 阿瓦提县| 桃源县| 永川市| 云和县| 林周县| 临城县| 孟津县| 葵青区| 高清| 淳安县| 九寨沟县| 台安县| 海宁市| 砀山县| 肃宁县| 油尖旺区| 工布江达县| 富民县| 伊宁市| 洛阳市| 阳原县| 丹东市| 富平县| 修文县| 淄博市| 桃源县| 镇赉县| 久治县| 新竹市| 淮滨县| 宁强县| 馆陶县| 博罗县| 勐海县| 武强县| 平定县| 乾安县| 黑山县| 响水县|