新聞中心

        EEPW首頁 > 模擬技術 > 設計應用 > 基于CPLD的TMS320F2812硬件平臺設計

        基于CPLD的TMS320F2812硬件平臺設計

        作者: 時間:2011-06-06 來源:網絡 收藏

          process(reset,xzcs2)

          begin

          if(reset=’0’) then

          daccs=’1’;daca0=’1’daca1=’1’; --復位狀態

          --選通0xC0000~0xC0003

          elsif(xzcs2='0' and a18='1' and a17=’0’ and a16=’0’ and a3=’0’ and a2=’0’) then

          daccs='0';

          case a1_a0(1downto 0) is

          when 00=>dac_a1_a0=00;--選擇A,B,C,D 數據保持通道

          when 01=>dac_a1_a0=01;

          when 10=>dac_a1_a0=10;

          when 11=>dac_a1_a0=11;

          when thers=>null;

          end case;

          --選通傳送寄存器

          elsif(xzcs2='0' and a18='1' and a3=’0’ and a2=’1’and a1_a0=”00”) then

          daccs='0';

          ldac=’0’;

          end if;

          end if;

          end if;

          end process;

          2.2.2 串行非易失型存儲器X25650芯片的應用

          在這里,我們外擴了SPIOER 寄存器來控制DSP 與X25650 的SPI 接口,它的作用是連A18-A0XZCS2XWETMS320XR/WD11-D0CSA0A1LDACDAC7625R/WDB11-DB0 譯碼邏輯daccsdaca0daca1DACTLR ldac圖 2通或割斷DSP 與X25625 的連接。當需要 的SPI 接口與SPI515(SPI 接口型)仿真器連接,實現仿真操作時,可以通過寄存器屏蔽SPI 對X25650 的操作。SPIOER 控制寄存器的地址為0xC0002,使用了外部總線來對其進行讀寫,它的使用:


          SPIOE 位:當SPIOE 位為“1”時,DSP 與X25650 各引腳接通;當為“0”時各個引腳斷開,此時,DSP 上的SPI 引腳為高阻態,可以連接其他設備。上電復位時為“1”。該寄存器由 內部編程構成。

          在 中,SPI 模塊支持125 種不同的波特率,通過向波特率寄存器(SPIBRR)寫入設定值,可以與不同速率要求的外設通信。其波特率設定如下:

          當 SPIBRR=3-127 時, SPI 波特率=LSPCLK/(SPIBRR+1)。當SPIBRR=0,1,2 時, SPI波特率=LSPCLK/4在這里:LSPCLK=設備的低速外圍時鐘頻率。SPIBRR=主SPI 設備中SPIBRR 的內容。

          這里,通過配置低速外設時鐘預定標器寄存器(LOSPCP)和SPI 波特率寄存器(SPIBRR)中的內容,使DSP 的波特率達到5MHZ,滿足X25650 的要求。

          2.2.3 字符型液晶顯示器的應用

          本系統將字符型液晶顯示器MDL(S)16263 作為DSP 的一個慢速顯示設備,映射在XZCS6 區域。該模塊共有11 條信號線,RS 是寄存器選擇,低電平選擇指令寄存器,高電平選擇數據寄存器。R/W 是讀寫控制端,低電平寫顯示模塊,高電平讀顯示模塊。E 為允許輸入信號線(數據讀寫操作允許信號),高電平有效。DB0~DB7 為數據線。

          但是相比較 DSP 而言,LCD 是慢速設備,在設計器件時要考慮時序匹配問題,加入合適的等待狀態。該液晶模塊讀寫周期Tcyc 最小為1000ns,脈沖寬度Pw 最小為450ns,讀寫操作數據保持時間最小為10ns,而F2812 的XINTF 外設接口的讀寫訪問默認情況下為最大值,為26 個XTIMCLK 周期(XTIMCLK 默認為SYSCLK/2,13ns.),也就是說最大讀寫周期為346ns,其中讀或寫訪問的建立階段默認為6 個XTIMCLK 周期、激活階段默認為14 個XTIMCLK 周期、跟蹤階段默認為6 個XTIMCLK 周期。因此,讀寫周期需要加入等待狀態。

          當對DSP 的XREADY 引腳采樣為低電平時,激活階段將擴展一個XTIMCLK 周期,在下一個XTIMCLK 周期期間,XREADY 再次被采樣。這一個過程一直被采樣,直至XREADY采樣為高,正常地完成訪問。這里,我們利用 芯片將DSP 的XREADY 信號置為低電平,保持50 個XTIMCLK 周期,從而產生合適的等待狀態。如圖3 所示:


          3 結論

          本系統的開發采用了 DSP+CPLD 的結構,這種結構將DSP 較強的數據運算能力與CPLD 的高集成性、硬件可重復編程性結合在一起,使系統的設計過程更加的合理、緊湊和簡化。并且,該系統經過擴展后可以應用在工業控制的多種場合,具有一定的實際參考價值。


        上一頁 1 2 下一頁

        關鍵詞: F2812 CPLD 2812 320F

        評論


        相關推薦

        技術專區

        關閉
        主站蜘蛛池模板: 白沙| 略阳县| 荣成市| 安陆市| 武义县| 观塘区| 嘉鱼县| 甘洛县| 鹤庆县| 柏乡县| 天镇县| 永春县| 商河县| 宜都市| 泉州市| 阿城市| 乌拉特中旗| 梁平县| 安康市| 连平县| 曲沃县| 乌什县| 垫江县| 公主岭市| 临漳县| 济源市| 辽宁省| 邳州市| 博乐市| 新蔡县| 义乌市| 沾益县| 丽水市| 汝南县| 高台县| 凤城市| 京山县| 寿宁县| 壤塘县| 惠来县| 云南省|