分10檔的20~200NS模擬延遲電路及原理分析

電路的功能

模擬信號的延遲大多采用BBD器件，可獲得數毫秒的延遲時間，但其S/N不好，應用范圍受到限制。延遲時間較短時，也可使用同軸電纜，但必須占用較大空間，因此往往不太現實。本電路使用了集中電路網絡構成的小型延遲線，以20NS為一檔，在20~200NS范圍內使模擬信號延遲。

電路工作原理

由線圈L和電容器C組成集中電路，若以特性阻抗端接，不會有反射，電路網絡作為低通濾波器使用。

所謂特性阻抗端接，就是從延遲線的輸出、輸入端看輸入、輸出的阻抗，本電路為350歐。

照片A救出了輸入模擬信號脈沖從200NS的分接點輸出波形約有200NS的滯后，20~180NS分接點的輸出波形也相似。