硬件設計：電容電感磁珠總結

*模擬地和數字地單點接地*

只要是地,最終都要接到一起,然后入大地.如果不接在一起就是浮地,存在壓差,容易積累電荷,造成靜電.地是參考0電位,所有電壓都是參考地得出的,地的標準要一致,故各種地應短接在一起.人們認為大地能夠吸收所有電荷,始終維持穩定,是最終的地參考點.雖然有些板子沒有接大地,但發電廠是接大地的,板子上的電源最終還是會返回發電廠入地.如果把模擬地和數字地大面積直接相連,會導致互相干擾.不短接又不妥,理由如上有四種方法解決此問題:

1、用磁珠連接;

2、用電容連接;

3、用電感連接;

4、用0歐姆電阻連接.

磁珠的等效電路相當于帶阻限波器,只對某個頻點的噪聲有顯著抑制作用,使用時需要預先估計噪點頻率,以便選用適當型號.對于頻率不確定或無法預知的情況,磁珠不合.

電容隔直通交,造成浮地.

電感體積大,雜散參數多,不穩定.

0歐電阻相當于很窄的電流通路,能夠有效地限制環路電流,使噪聲得到抑制.電阻在所有頻帶上都有衰減作用(0歐電阻也有阻抗),這點比磁珠強.

*跨接時用于電流回路*

當分割電地平面后,造成信號最短回流路徑斷裂,此時,信號回路不得不繞道,形成很大的環路面積,電場和磁場的影響就變強了,容易干擾/被干擾.在分割區上跨接0歐電阻,可以提供較短的回流路徑,減小干擾.

*配置電路*

一般,產品上不要出現跳線和撥碼開關.有時用戶會亂動設置,易引起誤會,為了減少維護費用,應用0歐電阻代替跳線等焊在板子上.

空置跳線在高頻時相當于天線,用貼片電阻效果好.

*其他用途*

布線時跨線，調試/測試用臨時取代其他貼片器件 ，作為溫度補償器件

用好去耦電容。好的高頻去耦電容可以去除高到1GHZ的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好。設計印刷線路板時，每個集成電路的電源，地之間都要加一個去耦電容。去耦電容有兩個作用：一方面是本集成電路的蓄能電容，提供和吸收該集成電路開門關門瞬間的充放電能；另一方面旁路掉該器件的高頻噪聲。數字電路中典型的去耦電容為0.1uf的去耦電容有5nH分布電感，它的并行共振頻率大約在7MHz左右，也就是說對于10MHz以下的噪聲有較好的去耦作用，對 40MHz以上的噪聲幾乎不起作用。

1uf，10uf電容，并行共振頻率在20MHz以上，去除高頻率噪聲的效果要好一些。在電源進入印刷板的地方和一個1uf或10uf的去高頻電容往往是有利的，即使是用電池供電的系統也需要這種電容。每10片左右的集成電路要加一片充放電電容，或稱為蓄放電容，電容大小可選10uf。最好不用電解電容，電解電容是兩層溥膜卷起來的，這種卷起來的結構在高頻時表現為電感，最好使用膽電容或聚碳酸醞電容。

去耦電容值的選取并不嚴格，可按C=1/f計算；即10MHz取0.1uf，對微控制器構成的系統，取0.1~0.01uf之間都可以。

3、 降低噪聲與電磁干擾的一些經驗。

(1) 能用低速芯片就不用高速的，高速芯片用在關鍵地方。

(2) 可用串一個電阻的辦法，降低控制電路上下沿跳變速率。

(3) 盡量為繼電器等提供某種形式的阻尼。

(4) 使用滿足系統要求的最低頻率時鐘。

(5) 時鐘產生器盡量靠近到用該時鐘的器件。石英晶體振蕩器外殼要接地(6) 用地線將時鐘區圈起來，時鐘線盡量短。

（7）I/O驅動電路盡量靠近印刷板邊，讓其盡快離開印刷板。對進入印制板的信號要加濾波，從高噪聲區來的信號也要加濾波，同時用串終端電阻的辦法，減小信號反射。