一種基于CPLD的PWM控制電路設計

關鍵詞：PWM控制電路 CPLD VHDL

在直流伺服控制系統中，通過專用集成芯片或中小規模的數字集成電路構成的傳統ＰＷＭ控制電路往往存在電路設計復雜，體積大，抗干擾能力差以及設計困難、設計周期長等缺點?因此ＰＷＭ控制電路的模塊化、集成化已成為發展趨勢。它不僅可以使系統體積減小、重量減輕且功耗降低，同時可使系統的可靠性大大提高。隨著電子技術的發展，特別是專用集成電路（ＡＳＩＣ）設計技術的日趨完善，數字化的電子自動化設計（ＥＤＡ）工具給電子設計帶來了巨大變革，尤其是硬件描述語言的出現，解決了傳統電路原理圖設計系統工程的諸多不便。針對以上情況，本文給出一種基于復雜可編程邏輯器件（ＣＰＬＤ）的ＰＷＭ控制電路設計和它的仿真波形。

１　ＰＷＭ控制電路基本原理

為了實現直流伺服系統的Ｈ型單極模式同頻ＰＷＭ可逆控制，一般需要產生四路驅動信號來實現電機的正反轉切換控制。當ＰＷＭ控制電路工作時，其中Ｈ橋一側的兩路驅動信號的占空比相同但相位相反，同時隨控制信號改變并具有互鎖功能；而另一側上臂為低電平，下臂為高電平。另外，為防止橋路同側對管的導通，還應當配有延時電路。設計的整體模塊見圖１所示。其中，ｄ[７:０]矢量用于為微機提供調節占空比的控制信號，ｃｓ為微機提供控制電機正反轉的控制信號，ｃｌｋ為本地晶振頻率，ｑｏｕｔ[３:０]矢量為四路信號輸出。其內部原理圖如圖２所示。

該設計可得到脈沖周期固定（用軟件設置分頻器Ｉ９可改變ＰＷＭ開關頻率，但一旦設置完畢，則其脈沖周期將固定）、占空比決定于控制信號、分辨力為１／２５６的ＰＷＭ信號。Ｉ８模塊為脈寬鎖存器，可實現對來自微機的控制信號ｄ[７：０]的鎖存,ｄ[７：０]的向量值用于決定ＰＷＭ信號的占空比。ｃｌｋ本地晶振在經Ｉ９分頻模塊分頻后可為ＰＷＭ控制電路中Ｉ１２計數器模塊和Ｉ１１延時模塊提供內部時鐘。Ｉ１２計數器在每個脈沖的上升沿到來時加１，當計數器的數值為００Ｈ或由０ＦＦＨ溢出時，它將跳到００Ｈ時，ｃａｏ輸出高電平至Ｉ７觸發器模塊的置位端，Ｉ７模塊輸出一直保持高電平。當Ｉ８鎖存器的值與Ｉ１２計數器中的計數值相同時，信號將通過Ｉ１３比較器模塊比較并輸出高電平至Ｉ７模塊的復位端，以使Ｉ７模塊輸出低電平。當計數器再次溢出時，又重復上述過程。Ｉ７為ＲＳ觸發器，經過它可得到兩路相位相反的脈寬調制波，并可實現互鎖。Ｉ１１為延時模塊，可防止橋路同側對管的導通，Ｉ１０模塊為脈沖分配電路，用于輸出四路滿足設計要求的信號。ＣＳ為Ｉ１０模塊的控制信號，用于控制電機的正反轉。

２　電路設計

本設計采用的是Ｌａｔｔｉｃｅ半導體公司推出的ｉｓ-ｐｌｅｖｅｒ開發平臺，該開發平臺定位于復雜設計的簡單工具。它采用簡明的設計流程并完整地集成了Ｌｅｏｎａｒｄｏ Ｓｐｅｃｔｒｕｍ的ＶＨＤＬ綜合工具和ｉｓｐＶＭＴＭ系統，因此，無須第三方設計工具便可完成整個設計流程。在原理設計方面，本設計采用自頂向下、層次化、模塊化的設計思想，這種設計思想的優點是符合人們先抽象后具體，先整體后局部的思維習慣。其設計出的模塊修改方便，不影響其它模塊，且可重復使用，利用率高。本文僅就原理圖中的Ｉ１２計數器模塊和Ｉ１１延遲模塊進行討論。

計數器模塊的ＶＨＤＬ程序設計如下：

ｅｎｔｉｔｙ ｃｏｕｎｔｅｒ ｉｓ

ｐｏｒｔ(ｃｌｋ: ｉｎ ｓｔｄ ｌｏｇｉｃ;

Ｑ : ｏｕｔ ｓｔｄ ｌｏｇｉｃ ｖｅｃｔｏｒ(７ ｄｏｗｎｔｏ ０);

ｃａｏ: ｏｕｔ ｓｔｄ_ｌｏｇｉｃ);

ｅｎｄ ｃｏｕｎｔｅｒ;

ａｒｃｈｉｔｅｃｔｕｒｅ ａ_ｃｏｕｎｔｅｒ ｏｆ ｃｏｕｎｔｅｒ ｉｓ

ｓｉｇｎａｌ Ｑｓ: ｓｔｄ_ｌｏｇｉｃ_ｖｅｃｔｏｒ(７ ｄｏｗｎｔｏ ０);

ｓｉｇｎａｌ ｒｅｓｅｔ: ｓｔｄ_ｌｏｇｉｃ;

ｓｉｇｎａｌ ｃａｏｌｏｃｋ: ｓｔｄ_ｌｏｇｉｃ;

ｂｅｇｉｎ

ｐｒｏｃｅｓｓ(ｃｌｋ,ｒｅｓｅｔ)

ｂｅｇｉｎ

ｉｆ(ｒｅｓｅｔ＝‘１＇)ｔｈｅｎ

Ｑｓ＜＝“００００００００”;

ｅｌｓｉｆ ｃｌｋ＇ｅｖｅｎｔ ａｎｄ ｃｌｋ＝‘１＇ ｔｈｅｎ

Ｑｓ＜＝Ｑｓ＋‘１＇;

ｅｎｄ ｉｆ;

ｅｎｄ ｐｒｏｃｅｓｓ;

ｒｅｓｅｔ＜＝‘１＇ ｗｈｅｎ Ｑｓ＝２５５ ｅｌｓｅ

‘０＇;

ｃａｏｌｏｃｋ＜＝‘１＇ ｗｈｅｎ Ｑｓ＝０ ｅｌｓｅ

‘０＇;

Ｑ＜＝Ｑｓ;

ｃａｏ＜＝ｒｅｓｅｔ ｏｒ ｃａｏｌｏｃｋ;

ｅｎｄ ａ_ｃｏｕｎｔｅｒ;

圖2 PWM可逆控制電路原理圖

在原理圖中，延遲模塊必不可少，其功能是對ＰＷＭ波形的上升沿進行延時，而不影響下降沿，從而確保橋路同側不會發生短路。其模塊的ＶＨＤＬ程序如下：

ｅｎｔｉｔｙ ｄｅｌａｙ ｉｓ

ｐｏｒｔ(ｃｌｋ: ｉｎ ｓｔｄ_ｌｏｇｉｃ;

ｉｎｐｕｔ: ｉｎ ｓｔｄ_ｌｏｇｉｃ_ｖｅｃｔｏｒ(１ ｄｏｗｎｔｏ ０);

ｏｕｔｐｕｔ:ｏｕｔ ｓｔｄ_ｌｏｇｉｃ_ｖｅｃｔｏｒ(１ ｄｏｗｎｔｏ ０)

ｅｎｄ ｄｅｌａｙ;

ａｒｃｈｉｔｅｃｔｕｒｅ ａ_ｄｅｌａｙ ｏｆ ｄｅｌａｙ ｉｓ

ｓｉｇｎａｌ Ｑ１,Ｑ２,Ｑ３,Ｑ４: ｓｔｄ_ｌｏｇｉｃ;

ｂｅｇｉｎ

ｐｒｏｃｅｓｓ(ｃｌｋ)

ｂｅｇｉｎ

ｉｆ ｃｌｋ＇ｅｖｅｎｔ ａｎｄ ｃｌｋ＝‘１＇ ｔｈｅｎ

Ｑ３＜＝Ｑ２;

Ｑ２＜＝Ｑ１;

Ｑ１＜＝ｉｎｐｕｔ(１);

ｅｎｄ ｉｆ;

ｅｎｄ ｐｒｏｃｅｓｓ;

Ｑ４＜＝ｎｏｔ Ｑ３;

ｏｕｔｐｕｔ(１)＜＝ｉｎｐｕｔ(１)ａｎｄ Ｑ３;

ｏｕｔｐｕｔ(０)＜＝ｉｎｐｕｔ(０)ａｎｄ Ｑ４;

ｅｎｄ ａ_ｄｅｌａｙ;

圖３為原理圖中的若干信號的波形仿真圖。

３　結束語

采用可編程邏輯器件和硬件描述語言，同時利用其供應商提供的開發工具可大大縮短數字系統的設計時間，節約新產品的開發成本，另外，還具有設計靈活，集成度高，可靠性好，抗干能力強等特點。本文設計的ＰＷＭ控制電路用于某光測設備的傳動裝置時，取得了良好的效果。