CPCI總線在數字化電臺中的設計

⑥ 對于二級總線的仲裁，PCI2050提供兩種方式：外部總線仲裁和內部總線仲裁。S_CFN#引腳為選擇引腳,當S_CFN#引腳為高時，使用外部總線仲裁器。這時，S_REQ#1～S_REQ#8和S_GNT#1～S_GNT#8引腳被置為高阻狀態，外部仲裁器與PCI2050的連接方式如圖2所示。

圖2 PCI2050與外部仲裁器的連接

在PCI2050的內部總線仲裁模式中，S_CFN#引腳為低，PCI2050對外圍卡通過S_REQ#0～S_REQ#8引腳提出的請求進行仲裁，然后通過S_GNT#0～S_GNT#8引腳和進行響應。PCI2050的S_REQ#0～S_REQ#8和S_GNT#0～S_GNT#8引腳分別與CPCI規范定義的CPCI J1、J2的相應引腳經過串接端接電阻和上拉后連接。

5 芯片工作模式的選擇
PCI2050可以選擇工作在三種不同的工作模式下：TI CPCI熱插拔模式、TI電源管理模式和與Intel 21150兼容模式。選擇引腳分別為：MS0、MS1，模式選擇定義如表2所示。

TI CPCI熱插拔模式支持CPCI熱插拔，滿足CPCI電源管理接口規范1.1版本；TI電源管理模式不支持CPCI熱插拔，只滿足CPCI電源管理接口規范1.1版本；與Intel 21150兼容模式也不支持CPCI熱插拔，且只滿足CPCI電源管理接口規范1.0版本。根據CPCI總線應用設計的需要，可以選擇TI CPCI熱插拔工作模式。

當PCI2050選擇工作在TI CPCI工作模式下時，為了確保熱插拔邏輯的正常工作，要求必須將PCI2050的HS_SWITCH/GPIO3和HSENUM#引腳上拉。同時，由于沒有使用PCI2050的關于GPIO的引腳，且因為這些引腳在缺省條件下定義為輸入腳，為了避免誤觸發，應該將這些引腳全部上拉。

6 芯片內部寄存器設置
PCI2050橋接芯片作為一個獨立功能的PCI器件，具有和所有PCI設備一樣的配置空間，并且作為PCI橋，它遵守PCI-to-PCI橋規范1.1所定義的PCI配置空間。PCI2050除了具有標準的PCI-to-PCI橋規范定義的配置空間外，還具有TI特有的寄存器組（40h-FFh）。這些寄存器組包含PCI2050某些特有功能的控制位，在PCI2050的應用中起特殊控制作用。但在本設計中，根據系統實際應用需求，對PCI2050的內部寄存器不需要進行特別操作，可以使用其缺省值。

結論
基于PCI2050橋接芯片的CPCI總線設計在數字化短波電臺中的應用比較穩定可靠，為數字化短波電臺提供了豐富的可插拔插槽。CPCI總線的標準化規范也為數字化短波電臺的模塊化設計和功能擴展提供了便利，并且還極大地提高了電臺的可操作性、維修性和保障性，使數字化短波電臺能更好地適應各種復雜的應用環境。