基于JK觸發器的12歸1計數器的設計與實現

摘要：觸發器是數字電路的基本邏輯單元之一，也是構成各種時序電路的最基本邏輯單元。文中給出了基于JK觸發器來設計十二歸一計數器的設計和實現方法，并通過EWB軟件進行了仿真。
關鍵詞：JK觸發器；12歸1；計數器；時序電路

O 引言
在現實生活中，任意進制的歸一應用都十分廣泛。觸發器是數字電路中的基本邏輯器件，本文給出了用JK觸發器設計實現十二歸一計數器的設計方法，該方法也可以擴展到設計實現任意進制的計數器。

1 計數器的基本原理
根據12歸l計數器的設計要求，可利用4個JK觸發器來實現12歸1計數器，其JK觸發器的功能表如表1所列，計數狀態表如表2所列。

12歸1計數器通常有兩種功能，即計數和置1，通過分析JK觸發器的功能表和計數器狀態表，可以看到，要實現計數，也有兩種方法，即同步計數和異步計數；而要實現置1，同樣也有兩種方法，即利用JK觸發器的端異步置1和直接利用J、K端同步置1。

2 異步計數／異步置1法的設計
異步時序電路是指無統一CP，輸入時鐘脈沖只作用于最低位觸發器，各觸發器間串行連接，即狀態更新逐級進行的一種計數器電路。圖1所示就是一種異步計數器的電路圖。

3 同步計數／異步置1法的設計
所謂同步時序計數器，是指有統一的CP、狀態更新與CP同步、而且共用的信號源。分析12歸1的狀態表，可以看出：當低位全部變為1時，高位進位。而將JK觸發器的、端置1，即為異步置l，其所設計的同步計數器電路如圖2所示。