電路系統中的閂鎖效應及其預防設計

圖3(a)中，OUT1-1是實時監測模塊的輸出端，IN1-1是受控模塊的輸入端。當實時監測模塊和受控模塊都處于上電工作時，如果OUT1-1為高電平，光耦導通，IN1-1也為高電平；反之，OUT1-1為低電平，光耦截止，IN1-1為低電平。當受控模塊從斷電進入到上電過程中，這種電路結構決定了IN1-1的電平肯定小于供電電壓，從而降低了發生閂鎖效率的概率。
圖3(b)中，IN1-2是實時監測模塊的輸入端，OUT1-2是受控模塊的輸出端。這種處理方法也降低了實時監測模塊由于異常導致上電時被受控模塊干擾的風險。
2．3 熱插拔模塊的接口設計
對于需要熱插拔的應用系統，接口設計如圖4所示，兩者對接時，其連接順序是：首先，地線先連接，其次是電源的正極，最后是各個信號線。這種設計正好滿足了上述的上電時序，防止滿足發生閂鎖效應的條件出現，可有效地降低其發生概率。

3 結論
閂鎖效應是CMOS集成電路固有的屬性，它對電路系統的可靠性影響極大，在實際應用中還需具體問題具體分析，針對觸發閂鎖效應的因素進行深入分析和針對性設計，才能較好地克服和預防它。在研制低功耗雙MCU架構航標監控終端過程中，初期由于閂鎖效應引起的終端失效有偶然性和隨機性特點，未予以重視；在小批量中試時，對出現閂鎖效應的觸發因素進行了深入分析，提出并采用了嚴格的上電時序、基于光耦的電路隔離設計和熱插拔模塊的接口方法，并應用在后續的設計以及其他應用系統中，較好地克服這個問題。采用該方案設計的終端迄今已安裝了近5 000套，運行了近5年，表現良好，達到了預期的效果。