基站電源中同步電路的設計方法

3．1 時間坡度

時間坡度的幅度也需要比比較器的上限幅度低10％，最小的同步脈沖幅度必須補足這個10％的幅度－幅度差，如果稍大則更加可靠。

減小這個幅度－幅度差，充電和放電幅度都會減小，這將使CT的放電時間減小，從而使死區時間減小。同步脈沖的寬度越寬，芯片的死區時間越長，所以，同步脈沖的寬度只要足夠寬能被芯片的比較器檢測到就可以了。

3．2 晶振坡度方程

根據手冊，時間元件C_T和R_T可以用來設定頻率和死區時間。為了取得更好的應用效果，必須很好地分析附加的同步電路對時間電路的影響。

3．2．1 晶振充電坡度方程

ΔV_OSC=

I_charge=V_charge/R_T

t_charge=ΔV_OSCC_T/I_charge′

ΔV_OSC=V_thupper－V_thlower

ΔV_OSC′=ΔV_OSC－V_24Ω

V_24Ω=24I_charge=24V_charge/R_T

如果死區時間相對整個周期很小，那么以上這些計算公式也可以簡化。這時改變坡度電壓的效果在于減小C_T的充電時間（t_charge），從而使晶振的充電時間同步到更高的頻率。新的充電時間（t_charge′）是原來的充電時間乘以原頻率和同步頻率的比值，新舊充電時間的比值P為

P===

當充電電流小或者R_T大時，24Ω電阻上的電壓可以忽略。C_T上的電壓峰峰值為2V時，2mA的電流將產生2.5％的時間誤差。最好使IC的晶振頻率比同步頻率低15％，也就是說P=0.85，這時

ΔV_OSC(sync)′=ΔV_OSC(orig)P=0.85ΔV_OSC(orig)

t_chg(sync)′=t_chg(orig)P=0.85t_chg(orig)

V_(sync)的最小幅度為0.15ΔV_OSC(orig)

晶振峰—峰電壓為2V時，最小的同步脈沖幅度為0.3V，寬度為脈沖周期的15％。

3．2．2 晶振放電坡度方程

正確的死區時間控制是很重要的，增加同步電路后減小了時間電容C_T的放電時間，也就減小了PWM的死區時間。這樣一來，首先C_T上的電壓峰值坡度減小了ΔV_OSC(orig)－ΔV_OSC(sync)，這就使時間電容從一個比較小的電能開始放電。其次，根據電流的大小，24Ω電阻上產生了一個偏置電壓。典型的IC放電電流從6mA到12mA。在充電時，因為充電電流只有1mA到2mA，所以，在24Ω電阻上的偏置電壓可以忽略，而放電電流是充電電流的近十倍，所以，在24Ω電阻上的偏置電壓不可以忽略，即在計算死區時間時必須考慮24Ω電阻上的偏置電壓。

只要知道芯片的放電電流，就可以計算死區時間。當然，比較方便的辦法是使用手冊里的C_T和死區時間對應表格，并加上同步電路的影響。簡言之，放電電流是8mA。

ΔV_dschg′=ΔV_dschg(orig)P－V_24Ω=0.85ΔV_OSC(orig)－0.2

t_dchg′=t_dchg(orig)－t_24Ω=t_dchg(orig)

這里t_dchg(orig)是表中的死區時間。

實際的死區時間是C_T的不放電時間和同步脈寬之和。同步脈寬使PWM輸出關閉，因此，必須計入死區時間。同步脈寬補償了“失去”的死區時間，或者說是死區時間的延續。即

t_dead′=t_dchg′＋t_{syncpulsewidth}