用于以太網物理層時鐘同步PLL的VCO設計
加入技術交流群
4 仿真結果
該電路的電源電壓為2．5 V，使用Spectre仿真工具，VCO電路得到的輸出頻率與控制電壓特性曲線和相噪特性曲線結果如圖4和圖5所示。圖4為VCO的輸出相位噪聲曲線，可見低頻的1／f噪聲得到了很好地抑制。在偏離中心頻率600 kHz處的相位噪聲為-108 dBc／Hz。圖5為VCO的輸出頻率與控制電壓特性曲線表明，VCO的控制電壓調節范圍是0．6～2．0 V，線性區頻率覆蓋范圍是60～480 MHz，壓控增益為300 MHz／V，滿足了以太網物理層芯片的時鐘頻率要求。表1給出了整個VCO的性能參數指標。本文引用地址：http://www.104case.com/article/179290.htm
5 結語
本文設計了一個適用于以太網物理層芯片時鐘同步PLL的高寬帶低噪聲VCO，采用了具有良好抗噪能力的交叉耦合電流饑餓型差分環形振蕩器。仿真結果表明，在同樣輸入噪聲和環境噪聲的情況下，本文的VCO中心頻率為250MHz時，壓控增益線性區頻率覆蓋范圍是60～480MHz，在偏離中心頻率600 kHz處的相位噪聲為-108 dBc／Hz，較文獻中傳統的反相器延遲單元的環形VCO性能有明顯的改善。說明了改進后的電路具有較寬的頻率調節范圍，較好的線性度和較低的相位噪聲，完全滿足以太網物理層芯片時鐘同步PLL的性能要求。
評論