最新全能數(shù)控電源IC-ADP1043A(五)
加入技術(shù)交流群
4．4 CS2的增益調(diào)節(jié)
在執(zhí)行失調(diào)調(diào)節(jié)中，執(zhí)行增益調(diào)節(jié)可以移去任何失衡，它由檢測(cè)電阻的誤差代替。
(1)加入已知電流IOUT到檢測(cè)電阻。
(2)調(diào)節(jié)CS2增益調(diào)節(jié)值，知道CS2在寄存器0*18中的值達(dá)到由下式計(jì)算出的值。
CS2 Value=IOUT×2457×(RSENSE／FS)
此處FS全比例電壓降。
例如，IOUT=4．64A，RSENSE=20mΩ，F(xiàn)S=150mV。
CS2 Value=(4．64A×2457)×(20mΩ／150mV)
CS2 Value=1520 decimal
CS2電路現(xiàn)已調(diào)節(jié)，在電流檢測(cè)調(diào)節(jié)執(zhí)行之后，OCP限流點(diǎn)將設(shè)在規(guī)范值處。
4．5 電壓校準(zhǔn)和調(diào)節(jié)
電壓檢測(cè)輸入最佳化為檢測(cè)信號(hào)在1V，且沒(méi)有大于1．5V時(shí)，在12V系統(tǒng)中，需要一個(gè)12：1的電阻分壓器去使12V信號(hào)降到1．5V一下，推薦電源輸出電壓減小到1V時(shí)有最好的性能，電阻分壓器會(huì)加入誤差，它需要調(diào)節(jié)，ADP1043A有足夠的調(diào)節(jié)范圍去調(diào)節(jié)由電阻帶入的輸出誤差，可達(dá)到0．5％或更好，ADC的輸出數(shù)字碼為2643， (0*A53)此時(shí)在它的輸入端超出1V。
4．6 輸出電壓設(shè)置(VS3+，VS3-的調(diào)節(jié))
VS3輸入需要增益調(diào)節(jié)，零電源空載下使能，電源輸出電壓由VS3的電阻分壓器給出VS3+為1V，VS3-為1V。VS3調(diào)節(jié)寄存器改變直到寄存器中的VS3，寄存器的值達(dá)到2643(0*A53)，這個(gè)步驟在任何其他調(diào)整前就要做好。
4．7 VS1調(diào)節(jié)
VS1輸入需要增益調(diào)節(jié)，令電源空載下使能，VS1電壓由VS1電阻分壓器給出到1V，VS1端處，VS1調(diào)節(jié)寄存器(0*38)改變，知道寄存器中的VS1值達(dá)到2643 (0*A53)。
4．8 VS2調(diào)節(jié)
VS2輸入需要增益調(diào)節(jié)，令電源空載下使能，VS2電壓由VS2電阻風(fēng)雅其給出到1V，于VS2端處，VS2調(diào)節(jié)寄存器(0*39)改變知道寄存器中的VS2值達(dá)到2643(0*A53)。
4．9 RTD／OTP TRIM
一個(gè)100kΩ的NTC熱敏電阻用于ADP1043A。在PSU調(diào)節(jié)端用下面的過(guò)程。
(1)加熱熱敏電阻或PSU到已知溫度，其結(jié)果在一個(gè)OTP閾值處。
(2)調(diào)節(jié)溫度增益調(diào)節(jié)寄存器(0*2B)給出校正溫度，此時(shí)的讀數(shù)。
(3)調(diào)節(jié)OTP閾值寄存器，直到OTP標(biāo)識(shí)設(shè)置出來(lái)。
(4)這個(gè)過(guò)程實(shí)現(xiàn)了最精確的OTP，因?yàn)樗昧薃DP1043A及熱敏電阻的一個(gè)一個(gè)變化的計(jì)數(shù)。
4．10 PCB布局的考慮
這部分說(shuō)明最實(shí)際的問(wèn)題，它將跟隨ADP1043A確保其最優(yōu)性能，通常所有元件都緊靠ADP1043A來(lái)放置。
幾個(gè)送入ADP1043A的信號(hào)端都是敏感的，因此，要極其小心的掌握并解決這部分布局，隨后沿著IC正確清晰的，用最短的引線處理它，AD公司還推薦密封此IC，加上樹(shù)脂，以保護(hù)它，此后確保任何雜質(zhì)都不能污染此IC。
CS2+，CS2-：從檢測(cè)電阻到ADP1043A的軌跡的路線要安置或并聯(lián)模式。軌跡要緊靠在一起，原理開(kāi)關(guān)結(jié)點(diǎn)。
VS3+，VS3-：從遙遠(yuǎn)電壓檢測(cè)點(diǎn)到ADP1043A的軌跡路線也要并行并且緊靠在一起，互相并行緊靠，并原理開(kāi)關(guān)結(jié)點(diǎn)。
VDD：放置去耦電容盡可能靠近IC，一個(gè)100nF瓷介電容從VDD到AGND。
SDA和SCL：這兩個(gè)引線也要并行互相緊靠，并遠(yuǎn)離開(kāi)關(guān)結(jié)點(diǎn)。
CS1：從電流互感器到ADP1043A的引線，也要互相并行，要緊靠在一起，并原理開(kāi)關(guān)結(jié)點(diǎn)。
暴露的焊接點(diǎn)：
在ADP1043A下面暴露的焊接點(diǎn)，要焊接到PCB低線布局面。
VCORE：放置100nF電容緊靠此端子及相關(guān)部分。
RES：放置49．9kΩ電阻緊靠此端子及相關(guān)部分。
RTD：從熱敏電阻到ADP1043A要用一軌跡接入，放置的熱敏電阻要緊靠電源中最熱的元件。
AGND：建立一個(gè)AGND接地布局，并為單點(diǎn)結(jié)構(gòu)，然后接到功率地PGND。 (未完待續(xù))本文引用地址：http://www.104case.com/article/178318.htm
評(píng)論