開關電源功率變壓器的設計方法
加入技術交流群
（1）上升階段
對于通常的正脈沖而言，上升階段即脈沖前沿，信號中包含豐富的高頻成分，當高頻分量通過脈沖變壓器時，在圖3所示的等效電路中，C的容抗1/ωC很小，而Lm1的感抗ωLm1很大，相比起來，可將Lm1的作用忽略，而在串聯的支路中，Li的作用即較為顯著。于是可以把圖3 所示的等效電路簡化成圖4所示的等效電路。
圖3圖2的等效電路
圖4圖3的簡化電路
在這個電路中，頻率越高，ωLi越大，而1/ωC越小，因而高頻信號大多降在Li上，輸出的高頻分量就減少了，可見輸入信號Usm前沿中所包含的高頻分量就不能完全傳輸到輸出端，頻率越高的成分到達輸出端越小，結果在輸出端得到的波形前沿就和輸入波形不同，即產生了失真。
要想減小這種波形失真，就要盡量減小分布電容C（應減小變壓器一次繞組的匝數）。但又要得到一定的繞組電感量，所以需要用高磁導率的磁心。在繞制上也可以采取一些措施來減小分布電容，例如用分段繞法；為了減小漏感L1，可采用一、二次繞組交疊繞法等。
（2）平頂階段
脈沖的平頂包含著各種低頻分量。在低頻情況下，并聯在輸出端的3個元件中，電容C的容抗1/ωC很大，因此電容C可以忽略。同時在串聯支路中，Li的感抗ωLi很小，也可以略去。所以又可以把圖3電路簡化為圖5所示的低頻等效電路。信號源也可以等效成電動勢為Usm的直流電源。
這里可用下述公式表達
U′o=(UsmRL′)e－T/τ/(Rs＋RL′)
τ=Lm1(Rs＋RL′)RsRL′
可見U′o為一下降的指數波形，其下降速度決定于時間常數τ,τ越大，下降越慢，即波形失真越小。為此，應盡量加大Lm1，而減小Rs和RL′,但這是有限的。如果Lm1太大，必然使繞組的匝數很多，這將導致繞組分布電容加大，致使脈沖上升沿變壞。
圖5圖3的低頻等效電路
評論