實現數字電源轉換的方法

降壓式轉換器的輸入與輸出電壓的關系可以表示為：

VOUT = VIN (D，其中D = PWM占空比= TON/(TON + TOFF)

一個降壓式轉換器理想的輸出電壓是輸入電壓與晶體管占空比的乘積。通過檢測(見圖1)，如果晶體管Q1是常通的，輸出電壓將等于輸入電壓。如果Q1是常斷的，那么輸出電壓將為零。實際上，當負載電流增加時，晶體管和電感器兩端存在的電壓降將會增加。圖2給出了如何使用DSC設計數字SMPS控制系統。

采樣保持(S/H)電路通常每2~10ms進行一次采樣，ADC需要大約500ns將模擬反饋信號轉換成為數字值。PID控制器是一種運行于DSC的程序，有大約1~2ms的計算延遲。該控制器輸出可以轉換為一個PWM信號，由它來驅動開關電路。當進入新的占空比時，如果PWM發生器不能立即更新其輸出，就可能出現明顯的延遲。晶體管驅動器和相關的晶體管也會引入大約50ns到1微秒的延遲，其長短因使用的器件和電路設計而異。

2 計算控制環路的延遲

總控制環路延遲是ADC采樣與轉換時間(500ns)、PID計算時間(1μs)、PWM輸出延遲(0)、晶體管切換時間(50ns)和PID執行速度時期(2μs)之和。這個例子中的總環路延遲是3.65μs，這意味著最大有效控制環路的采樣率為274kHz。雖然尼奎斯特定理需要2倍的采樣率來重建一個信號，數字控制環路仍必須以6倍至10倍采樣率進行采樣。這樣做的原因是只使用2倍的采樣率，相位滯后將180度。利用2倍采樣率，我們已經用完了180度的相位滯后“預算”，而沒有考慮系統中任何其他的延遲。一個采用8倍采樣率的系統單在采樣過程引入45度的相位滯后，這是一個好得多的采樣率。為了有足夠的相位容限，許多數字控制系統對模擬信號進行了10倍或更高的過采樣。假定最高有效采樣率為274kHz，有效控制帶寬是其八分之一，也就是大約34kHz。

3 SMPS設計中PWM的重要性

不同的電源規范推動著對不同電源拓撲結構的需求，這些不同的拓撲結構需要不同的PWM模式，其中每一種都支持多種SMPS設計，包括標準、互補、推挽、多相位、可變相位、電流復位和電流限制PWM模式。最基本的PWM模式是標準的邊沿對齊式PWM，其中的導通與關斷時間之比控制著電源電流。每對輸出中只有一個PWM輸出被用于這些異步降壓式、升壓式和反激式轉換器電路。同步降壓式轉換器采用互補PWM模式，其中的互補輸出控制一個由MOSFET實現的 “同步開關”整流器，而不是通常的整流器。互補PWM模式還可以用于采用同步整流來改善系統效率的其他電路。

推挽式轉換器通常用于DC/DC轉換器和AC/DC電源。“多相PWM”術語描述的是多PWM輸出而不是邊沿對齊的。多相轉換器電路經常用于必須提供大電流、負載變化可能非常迅速的應用的DC/DC轉換器。由于PC電源的廣泛使用，相位變換PWM模式正變得越來越常見。Microchip的dsPIC DSC SMPS系列可以支持當前廣泛用于電源行業的所有已知的PWM模式。