數字鐘實驗電路的設計與仿真
加入技術交流群
2．3 時間計數器
計數器是一種計算輸入脈沖的時序邏輯網絡，被計數的輸入信號就是時序網絡的時鐘脈沖，它不僅可以計數而且還可以用來完成其它特定的邏輯功能，如測量、定時控制、數字運算等等。
本部分的設計仍采用74LS160作為時間計數器來實現時間計數單元的計數功能。時間計數器由秒個位和秒十位計數器、分個位和分十位計數器、時個位和時十位計數器構成。
數字鐘的計數電路的設計可以用反饋清零法，當計數器正常計數時反饋門不起作用，只有當進位脈沖到來時，反饋信號將計數電路清零，實現相應模的循環計數。
2．3．1 分(秒)計數器
分(秒)計數器均為60進制計數，如圖4所示。它們的個位用十進制計數器74LS160構成，無需進制轉換，信號輸入端CLK與1 Hz秒信號相連，進位輸出作為十位的計數輸入信號。十位采用反饋清零法將十進制計數器74LS160變成六進制計數器，因為清零端為低電平有效、所以將QB、QC與非后連接到清零端，即計數器的輸出狀態為“0110”時QB、QC輸出高電平與非后為低電平實現有效清零并對下一級進位。兩級電路組成一位60進制計數器，其計數規律為00→01→…→58→59→00。當秒計數滿60后向分個位提供一個進位信號，同理當分計數滿60后向時個位提供一個進位信號。本文引用地址：http://www.104case.com/article/175776.htm
2．3．2 時計數器
時計數器為24進制計數，其計數規律是00→01→…→23→00，即當數字運行到23時59分59秒時，在下一個秒脈沖的作用下，數字鐘顯示00時00分00秒。計數器的計數狀態轉換表如表1所示。
評論