數字電源排序

讓我們來看看這是怎樣奏效的。CONTROL引腳為高電平有效。其受控于GPIO0(這被設定為“開路漏極”)。由于CONTROL引腳為開路漏極，這意味著POL也可將其拉至低電平。

當POL復位時，它將把CONTROL引腳拉至低電平，直到其準備好響應一個外部信號為止。這意味著倘若控制器速度過快，則不會有任何一個POL接通(直到它們全部正確復位為止)，而且系統何時上電取決于最慢的POL復位。如果控制器速度較慢，則其在釋放CONTROL線時負責控制上電。

您可能對排序感到困惑不解。我們失去對它的控制了嗎?不，沒有，因為PMBus具有一個TON_DELAY命令，而且其數值一般存儲在POL的非易失性存儲器(NVM)中。它可由控制器來設定，也可以采用一種外部工具存儲于NVM中。

FAULT/引腳亦為開路漏極并受控于GPIO1，而且它們既是輸入也是輸出。這意味著當出現任何電源軌故障時，所有的電源軌都將在FAULT引腳被拉至低電平時得到通知。而且，當FAULT/被拉至低電平時，ALERT/被置為有效。于是，控制器獲知存在某種故障。眾人皆知，這款設計的關鍵之處便在于此。

現在，關于故障處理您可以有幾種選項。PMBus能夠利用一個報警響應地址(ARA)來響應ALERT/，這可獲得所有具某種故障之POL的地址，并隨后查詢每個POL以了解故障信息。接著，其可采用一個決策樹并按照需要以任何順序關斷電源軌。或者，它也可以立即關斷全部的電源軌，而讓PMBus TOFF_DELAY來管理定時。

許多POL具有增強型故障管理功能，并可直接響應故障(請記住，FAULT/也是一個輸入)。典型響應為：

• 重試

• 立即關斷

• 斜坡關斷

當POL具備這些高級特性時，Verilog或C代碼的工作負荷就會大大減輕，因為POL可利用一種外部工具(通過PMBus和外部接口及軟件)來編程。此外，當采用FAULT/引腳時，針對故障的響應速度要比處理ALERT/的響應速度快得多。

設計方案三的權衡折衷

如果有了增強型的POL，即可實施權衡取舍。假如故障邏輯對于共用的FAULT/線來說過于復雜，則只需增添一個控制器。如果故障邏輯很簡單，那么可以采用一種工具來配置故障行為特性，且不必使用控制器。或者，也可以使用一個控制器來實現遠端采樣和其他功能，但采用FAULT/引腳來執行故障處理。而且，假如發現其不能處置所有的故障情況，您始終能夠增添用于故障處理的代碼并加以變更。對于CONTROL引腳采取了相似的折衷方案。您還可以采用PMBus取而代之。在該場合中，CONTROL引腳仍將推遲接通，直到所有的POL均已完成復位為止。

當CONTROL和FAULT引腳共用、且有一個用于PMBus的控制器時，可實現最大的靈活性。利用這種設計，在PCB制作完成之后可具有全面的靈活性。

電源良好(Power Good)

可能您沒有注意到，我并未使用POWER GOOD。某個電源軌什么時候處于良好狀態，關于這一點您在接通另一個電源軌之前無需知曉。如果全部電源軌由TON_DELAY控制，而一個未能及時處于就緒狀態，則將發生某種故障。PMBus規定了TON_MAX_FAULT_LIMIT，這限定了某一電源軌必須在多長的時間里斜坡上升并進入容差范圍之內。倘若某個電源軌到這個時候尚未處在規格指標之內，則將出現故障，從而阻止其他電源軌接通。

設計原理是：沒有消息就是好消息。如果系統需要知道什么時候全部電源軌都已上電，則只需把一個簡單的定時器設定至由所有TON_DELAY規定的最長時間即可。或者，控制器也可執行最后一個POL之狀態的PMBus查詢。

在某些器件中，可以把FAULT/引腳重新配置為POWER GOOD引腳。這使得您能夠在真正需要的時候擁有POWER GOOD，但將失去故障信息共享(fault sharing)引腳。于是，您可能希望有一個控制器來響應ALERT/。或者，在較為簡單的系統中，ALERT/有可能奪取CONTROL引腳的功能，并在出現某種故障時關斷所有的電源軌。

在實際當中，POWER GOOD通常并不是必不可少的。不過，假如您真的需要，通常可采取對FAULT/進行重新配置的方法。畢竟，總會有一些特殊的情況。也許始終存在適合該“通用適配器套件”(Universal Adapter Kit)的空間。

我們來回顧一下

這里我們做一番簡要的概述，以方便那些直接跳到結尾的讀者快速了解本文的要義：

我把第一種設計所采用的原理稱之為“事件排序”。POWER GOOD引腳連接至下一個POL的CONTROL引腳。但其不具備可配置性以及對故障行為特性的控制能力。第二種設計采用了一個控制器并將所有的排序置于其命令之中，但它采用了大量的GPIO，您因而被迫讓控制器去完成所有的任務。第三種設計采用開路漏極引腳以共享CONTROL和FAULT/，并提供了一個任選的控制器。這種設計具有許多靈活性，GPIO引腳數目較少且布線簡單。當主要的折衷是有關控制器的決策時，這是最受歡迎的設計方法。關于此項折衷，在以后的文章中將做更多的闡述。設計方案一和設計方案二并無過錯，只要您理解并能適應其限制條件即可。但是我們都知道，在系統鑒定過程中一旦突發意外問題，那么游戲規則就會突然改變。即使您覺得自己并不需要設計方案三，它仍不失為一項極為出色的保險策略。我所能說的是：假如我是電源工程師，而且有一支規模龐大的工程師團隊依賴于我的設計，那我肯定不想在出現差錯時陷入困境。我想，如果我延誤了某款產品的發布，他們是不會太高興的。