數字電源UCD92xx 輸出電壓波形的優化
加入技術交流群
圖3 所示的是時間軸展開后觀察到的輸出電壓波形。通過測量可知，每經過100us 輸出電壓增加一次，增加的幅度大約為23mV，與理論計算值25mV 基本一致。
同時也可以觀察到，輸出電壓的每一次增加都是很快的完成，而不是緩慢增加。從功率級支路上分析，這是由于占空比快速增加造成。從控制級支路分析，則原因可以初步歸結為環路過快造成的。
圖 3：輸出電壓的步進幅度
2 數字電源模擬前端及環路
數字電源控制環路包含了模擬前端，數字環路補償等模塊，在配置環路時需要綜合考慮。其中，數字環路還包含非線性增益模塊，使能后可以有效提升整個電源的動態響應性能。
2.1 數字電源模擬前端(AFE)
圖4 紅色框內電路為數字電源模擬前端(Analog-Front End，AFE)的一部分，其增益可以設置為1,2,4,8 等四個不同的值。設置不同的增益，則ADC 的輸出精度也隨之不同，比如設置增益為4，則輸出精度為2mV;設置增益為1，則輸出精度為8mV。
在相同輸入誤差(VEAP-VEAN)的情況下，不同的AFE 增益值將直接影響環路指標。其影響趨勢為，增益越大，環路帶寬越寬。
圖 4：數字電源的模擬前端
2.2 數字電源環路
圖5 所示的是數字電源的環路框圖。其中， 是誤差放大器的輸出，為數字信號; 是環路的輸出，亦為數字信號，輸入到PWM模塊。 模塊是非線性增益模塊，可以使能或禁止，下一節會進行詳細分析。a1, a2, b0, b1, b2 是環路補償的系數，允許用戶修改以適應不同的功率級設計。需要說明的是，UCD92xx 內部設計有2 套a1~b2 的參數，分別用于軟啟動階段和正常運行階段。
圖 5：數字電源環路框圖
評論