精密逐次逼近型ADC基準電壓源的設計方案

因此，基準電壓源電路應具有不超過10 µV rms的噪聲，以便最大程度減少對SNR造成的影響。基準電壓源和運算放大器的噪聲規格通常可分為兩部分：低頻噪聲(1/f)和寬帶噪聲。結合這兩部分可得到基準電壓源電路的總噪聲貢獻。圖7顯示ADR431 2.5 V基準電壓源的典型噪聲與頻率關系曲線圖。

圖7. 帶補償網絡的ADR431噪聲曲線

ADR435補償其內部運算放大器，驅動大容性負載并避免噪聲峰化，使其非常適合與ADC一同使用。更詳盡的敘述可參見數據手冊。采用10 µF電容，其噪聲額定值為8 µV p-p 1/f(0.1 Hz至10 Hz)，寬帶噪聲頻譜密度為115 nV/√Hz.估計噪聲帶寬為3 kHz.若要將1/f噪聲從峰峰值轉換為均方根(rms)，可除以6.6:

然后，使用10µF電容下的估計帶寬計算寬帶噪聲貢獻。有效帶寬由下式確定：

使用該有效帶寬計算rms寬帶噪聲：

總rms噪聲是低頻噪聲和寬帶噪聲的平方和開根：

結果低于10µV rms,因此不會對ADC的SNR造成太大影響。這些計算可用來估算基準電壓源的噪聲貢獻，以判斷其穩定性，但需要在工作臺上使用真實硬件對數據進行驗證。

若緩沖器在基準電壓源之后使用，則同樣的分析可用于計算噪聲貢獻。例如，AD8031具有15 nV/√Hz的噪聲頻譜密度。由于輸出端具有10 µF電容，其測量帶寬下降至大約16 kHz.使用此帶寬和噪聲密度，同時忽略1/f噪聲，則噪聲貢獻為2.4 µV rms.對基準電壓源緩沖器噪聲和基準電壓源噪聲進行平方和開根計算，即可得到總噪聲的估算值。通常，基準電壓源緩沖器的噪聲密度遠低于基準電壓源噪聲密度。

使用基準電壓源緩沖器時，可通過在基準電壓輸出添加一個極低截止頻率的RC濾波器，對來自基準電壓源的噪聲進行帶寬限制，如圖8所示。考慮到基準電壓源通常是噪聲的主要來源，這樣做可能會非常有效。

圖8. 帶RC濾波的基準電壓源

選擇基準電壓源時的一些其它重要考慮因素包括初始精度和溫度漂移。初始精度以%或mV為單位。許多系統允許校準，因此初始精度不如漂移那么重要，而漂移通常以ppm/°C或µV/°C為單位。大多數優秀的基準電壓源漂移低于10 ppm/°C,而ADR45xx系列更是將漂移驅動至僅有數ppm/°C.該漂移必須納入系統誤差預算中。

基準電壓源故障排除

設計不佳的基準電壓源電路可能導致嚴重的轉換錯誤。最常見的基準電壓源問題是來自ADC的重復或“粘連”代碼問題。當基準電壓源輸入端噪聲足夠大，便可能造成ADC作出錯誤的位判斷。哪怕輸入有所改變，它也以同樣的代碼重復出現多次，或者在較低的有效位中填充重復的1或0字串，如圖9所示。紅色圓圈區域中，ADC出現粘連，重復返回相同的代碼。通常滿量程附近的問題更嚴重，因為基準電壓源噪聲對較高有效位的判斷產生的影響更大。一旦作出錯誤的位判斷，其余位便填充1或0.

圖9. ADC傳遞函數中的“粘連”代碼

導致出現“粘連”位的最常見原因是基準電壓源電容的尺寸與位置、基準電壓源/基準電壓源緩沖器的驅動能力不足，或是基準電壓源/基準電壓源緩沖器選型不當導致過量噪聲。

將儲能電容放置在ADC的基準電壓源輸入引腳附近并使用寬走線實現連接很重要，如圖10所示。使用多個過孔將電容連接至接地層，可獲得較低的阻抗路徑。若基準電壓源具有專用地，則電容應當通過寬走線連接至該引腳附近。由于電容用作電荷庫，它必須足夠大，以限制衰減，并且必須具有低ESR特性。具有X5R電介質的陶瓷電容是個不錯的選擇。電容典型值為10 µF至47 µF范圍內，但根據ADC的電流要求，有時也可使用較小數值的電容。

圖10. 典型基準電壓源電容布局

驅動能力不足是另一個問題，特別是使用低功耗基準電壓源或微功耗基準電壓源緩沖器，因為它們通常具有高得多的輸出阻抗，隨頻率而明顯增加。使用吞吐速率較高的ADC時，這個問題尤其明顯，因為吞吐速率較低時，電流要求更高。

來自基準電壓源或基準電壓源緩沖器的過量噪聲與轉換器的LSB大小有關，也可能會造成粘連代碼，因此基準電壓源電路的電壓噪聲必須保持為LSB電壓的一小部分。

結論

本文設計了一種精密逐次逼近型ADC設計基準電壓源電路方案，并強調了如何判斷某些常見問題。文中的計算公式用于估算基準電壓源電路的驅動能力和噪聲要求，以便有更高的概率使該電路通過硬件測試。(作者：Alan Walsh)