新聞中心

        EEPW首頁 > 嵌入式系統 > 設計應用 > 基于AD9951鍵控信號源設計

        基于AD9951鍵控信號源設計

        作者: 時間:2009-12-24 來源:網絡 收藏

        3 系統硬件
        3.1 系統總體
        系統總體框圖如圖3所示。

        本文引用地址:http://www.104case.com/article/173501.htm

        本系統核心芯片是AD9551,主控制器是SCT89C52,由于使用串行I/O控制口,對于接口資源較少的51系列單片機,完全可以很好地實現對DDS芯片的控制,本設計通過矩陣鍵盤置入波形、頻率等信息,1602液晶實現頻率、波形實時顯示,人機界面友好。低通濾波器模塊選用七階橢圓低通濾波器,其電路圖如圖4所示。放大電路、積分電路選用150 MHz寬帶運放AD8044,比較電路選用專用比較器MAX9011,通過以上器件可以很好地完成對于最高達到80 MHz高頻信號的處理要求。另外通過單片機PO.6,P0.7口控制繼電器1和2可以實現對于輸出信號波形的選擇(見表1)。

        3.2 核心原理圖
        核心原理圖如圖5所示。

        工作模式配置為單頻模式(Single Tone Mode),只需將控制寄存器1(CFRl)、控制寄存器2(CFR2)、頻率控制字(FTW)配置完畢,系統即可工作。支持兩種時鐘輸入模式,既可以使用芯片內置振蕩器,也可以外接有源晶體振蕩器,在本設計中,啟用芯片內置振蕩器(CLKMODESELECT管腳置高電平),外接20 MHz無源晶振。AD9951內置鎖相環(PLL),支持通過設置CFR27:3>對輸入時鐘進行4×~20×倍頻作為系統時鐘,在本設計中,為降低振蕩器頻率,從而降低其對信號干擾,應該對時鐘進行一定倍頻,而如果倍頻過高,會是芯片發熱量增大,綜合以上兩個方面考慮,本設計采用10×倍頻(CFR27:3>設置為0xOA),系統時鐘200 MHz,理論最大輸出頻率100 MHz。與一般DAC不同AD9951內置DAC將模擬電源作為參考點,因此輸出口OUT需要經上拉電阻連接A1.8 V。AD9951支持2線(2一wire)與3線(3一wire)兩種串行接口模式,本設計選用芯片默認2線模式,與串行傳送相關接口為39管腳CSB、36管腳RE―SET、37管腳IOSYNC、1管腳IOUPDATE、40管腳SCLK、41管腳SDIO,分別接單片機P0.0至P0.5口。AD9951串行口工作具有嚴格時序邏輯,其寫入時序如圖6所示。



        評論


        相關推薦

        技術專區

        關閉
        主站蜘蛛池模板: 封开县| 来安县| 神木县| 奉新县| 社旗县| 紫金县| 洱源县| 隆安县| 司法| 彰武县| 西和县| 杭州市| 获嘉县| 塔河县| 康保县| 龙州县| 视频| 潜江市| 喀喇沁旗| 尖扎县| 东山县| 德保县| 海原县| 乡宁县| 靖宇县| 辰溪县| 遵义市| 大厂| 应用必备| 石楼县| 阳高县| 昌平区| 历史| 同心县| 富蕴县| 金川县| 老河口市| 亳州市| 惠州市| 鸡东县| 商洛市|