一種基于CPLD的單片機與PCI接口設計解決方案
加入技術交流群
另外,還有IDSEL信號用來在配置空間讀寫期間作為片選信號。對于只有一個PCI從設備的情況,它總可以接高電平。IDSEL信號由從設備驅動,表示該設備已成為當前訪問的從設備,可以不理會。
在PCI總線上進行讀寫操作時,PCI總線上的各種信號除了RST、IRQ、IRQC、IRQ之外,只有時鐘的下降沿信號會發生變化,而在時鐘上升沿信號必須保持穩定。
出于對單片機和CPLD處理能力和系統成本的考慮,下面的規劃不支持PCI總線的線性突傳輸等需要連續幾個數據周期的讀寫方式,而僅支持一個址周期加一個數據周期的讀寫方式。對于大部分應用而言,這種方式已經足夠了。圖1是經過簡化后的PCI總線讀寫操作時序。
在CPLD內設有13個8位寄存器用來保存進行一次PCI總線讀寫時所需要的數據,其中pci_address0～pci_address3是讀寫時的地址數據;
圖1 簡化的PCI寫操作時序
pcidatas0～pci_datas3是要往PCI設備寫的數據;pci_cbe[3～0]保存地址周期時的總線命令;pci_cbe[7～4]保存數據周期時的字節使能命令;pci_data0～pci_data3保存從PCI設備返回的數據;pci_request是PCI總線讀寫操作狀態寄存器,用于向單片機返回一些信息。當單片機往pci_cbe寄存器寫入一個字節的時候,會復位CPLD中的狀態機,觸發CPLD進行PCI總線的讀寫操作;單片機則通過查詢pci_request寄存器得知讀寫操作完成,再從pci_data寄存器讀出PCI設備返回的數據。
CPLD中狀態機的狀態轉移圖如圖2所示。每一個狀態對應FRAME與IRD信號的一種輸出,而其它輸入輸出信號線可由這兩個信號線和pci_cbe的值及TRDY的狀態決定。當FRAME為有效時,AD[31～0]由pci_address驅動,而C/BE[3～0]由pci_cbe低4位驅動;當IRDY有效時,C/BE[3～0]視總線命令,要么由pci_cbe高4位驅動,要么設為高阻態,而AD[31～0]在pci_cbe[0]為“0” （PCI讀命令）時,設為高阻態,而在pci_cbe[0]為“1” （PCI寫命令）時由pci_datas驅動。另外一方面,一旦TRDY信號線變為低電平,AD[31～0]線上的數據被送入pci_data寄存器,而C/BE[3～0]線上的數據被送入pci_request寄存器的低4位。
圖2 狀態轉移圖
考慮到在不正常情況下,PCI設備不會對PCI總線作出響應,即TRDY不會有效,為了不使狀態機陷入狀態S2的僵持局面,另外增設了一個移位計數器mycounter。當IRD信號有效時,計數器開始計數。計數溢出之后,不論PCI總線操作是否完成,狀態機都會從狀態S2轉移到狀態S3,即結束PCI總線操作。當TRDY有效時,會立即置位mycounter.cout。
PCI總線操作是否正確完成,可查詢pci_request的最高位是否為“1”,而IRDY與FRAME的值可分別查詢pci_request的第4位和第5位。這兩位反映了PCI總線操作所處的狀態,兩位都為“1”時可以認為PCI總線操作已經完成。在實踐中,如果單片機的速度不是足夠快的話,可以認為PCI總線操作總是即時完成的。
2.1 CPLD VHDL程序設計
我們針對8位單片機控制PCI以太網卡進行了程序設計,CPLD器件選用Xilinx的XC95216系列。針對以太網卡的特點在邏輯上進行了再次簡化,最終程序將適配進XC95261芯片中,并在實踐中檢驗通過。
以太網卡僅支持對配置空間和I/O空間的讀寫操作,而且這兩個空間的地址都可以設置在0xFF以內,所以可以只用一個pci_address0寄存器,其它地址都直接設為“0”;如果再限制,每次只往網卡寫入一個字節數據,則可以只用一個pci_datas0寄存器,其它數值在具體操作時設成與pci_datas0寄存器的一樣即可。
評論