TMS320F2812與CPLD的視頻采集系統接口設計
加入技術交流群
圖像輸入模塊。圖像的輸入由模擬攝像頭完成。攝像頭輸出的視頻信號為標準的復合視頻信號CVBS，必須經過視頻解碼芯片和A／D變換后進入數字系統才有效。模擬視頻信號包含圖像信號、行同步信號、場同步信號、像素時鐘等信號。
圖像存儲模塊。采用2片外部存儲器SDRAMA和SDRAMB，用于存儲數字視頻信號，并將數據實時地傳送給TMS320C6416進行數據處理。本系統采取兩片存儲器輪換讀寫的方式。
圖像解碼模塊。負責將攝像頭輸出的模擬視頻信號轉換成Y：U：V=4：2：2的數字視頻信號；并將圖像逐幀存入SDRAM中，通過中斷通知DSP讀取數據。該圖像解碼模塊采用的是TI公司的DSP芯片TMS320F2812。模擬信號經過處理后從TMS320F2812的系統外部接口XINTF的引腳XD[15…0]輸出YUV422數字信號，YUV422信號輸出到TMS320C6416的VP0端口，再通過多通道緩沖端口McBSP來控制TMS320F2812的工作。TMS320-F2812與TMS320C6416的連接如圖2所示。本文引用地址：http://www.104case.com/article/173396.htm
CPLD控制模塊。主要實現系統的邏輯控制和存儲器地址譯碼功能。CPLD將經過同步分離后的行、場同步信號轉換成YUV422格式的數字信號，同時產生SDRAM的地址、讀寫選通等信號。由CPLD輸出的YUV422格式的數字信號按像素逐個存入2片存儲器中，其中2片SDRAM以乒乓方式工作。這里CPLD選用Altera公司的EPM7128芯片。
DSP圖像處理與顯示接口模塊。選用TI公司的DSP芯片TMS320C6416。該芯片有HPI和EMIF接口，2個外部總線接口EMIF-A和EMIF-B的時鐘為100MHz，2片存儲器被映射到這2個總線上。其中，SDRAMA映射到EMIF-A，256 MB，64位寬，800 MB／s的瞬時突發率；SDRAMB映射到EMIF-B，8 MB，16位寬，200 MB／s的瞬時突發率。可以方便地與其他處理器連接，有實時的硬件調試功能。開發工具包含CCS環境、DSP BIOS、JTAG掃描控制器等。CPLD寫完一幀圖像后發中斷信號通知DSP讀取，DSP執行中斷服務程序從SRAM中將一幀圖像讀入，隨即進行處理。其模塊與顯示器接口的連接如圖3所示。
FPGA用于對FIFO的讀／寫時序與邏輯控制。FIFO的寫時序信號由TMS320C6416的EMIF外部總線產生。通過DMA方式將視頻數據寫入FIFO緩存器中，再通過DAC輸出視頻編碼器將YUV422格式的數字信號轉換成SVGA格式的RGB信號格式，并將它輸出到顯示器上。輸出VGA分辨率為800×600(SVGA制)，但在TMS320C6416存儲器中的像素格式為RGB565。每個像素存儲在16位的存儲器中，其SVGA輸出像素格式的存儲方式如下：
評論