面向高分辨率面陣CCD的新型信號采集系統設計

電荷耦合器件CCD(Charge Coupled Device)是一種金屬－氧化物－半導體結構的新型圖像傳感器器件。它能存儲由光產生的信號電荷，當對它施加特定的時序信號時，其存儲的信號電荷便可在CCD內部作定向傳輸而實現自掃描。由于它具有幾何精度高、穩定性好、噪音小等優點，因而在遙感遙測、天文測量、非接觸工業測量、光學圖像處理等領域得到了廣泛應用。近年來隨著大面陣CCD生產工藝水平的提高和價格的下降，極大地促進了數碼相機、數碼攝像機等新興消費類電子產品的發展，并迅速形成驚人的市場規模。本文主要討論面向高分辨率面陣CCD的一種新型信號采集系統的軟硬件設計和實現。該系統可用于數碼相機以及對分辨率要求較高的圖像處理場合。
1 系統設計
　　系統的原理框圖如圖1所示，被觀測物經過光學鏡頭映射在CCD圖像傳感器的光敏陣列上，通過CCD內部將光信號轉化為電信號。當時序發生器對其施加特定時序的脈沖時，每個像素的電荷信號將被依次移出CCD并經放大變成電壓幅度不等的模擬信號。這些信號將會被送到外部獨立的模擬前端(AFE)電路并轉換為數字信號，這些數字信號就是傳感器捕捉到的原始圖像信息。在本系統中，采用AD公司新近推出的AD9995芯片，它集成了時序發生器、模擬前端以及A/D轉換器的功能。AD9995中的時序發生器(Time Generator)產生CCD的驅動脈沖(V1～V6，H1～H4)，CCD在驅動脈沖的作用下輸出像素電壓信號給AD9995，由AD9995內部的模擬前端電路調理后經A/D轉換器產生數字信號并行輸出;之后這些數字信號通過DSP的PPI接口，在DSP中的DMA控制器控制下，高速存儲到DSP的外部存儲器SDRAM中，以待進一步的圖像處理。

2系統硬件組成及實現
2.1 ＣCD芯片
　　本系統采用的ICX432DQF是SONY公司生產的一款3.24M有效像素的行間傳送面陣CCD(如圖2所示)，它具有高感光度，暗電流非常小，并帶有電子快門功能，要求的水平驅動時鐘頻率為24.3MHz，需要六相垂直驅動脈沖和兩相水平驅動脈沖來驅動。V1～V6為垂直脈沖輸入引腳，H1、H2為水平脈沖輸入引腳。在CCD曝光成像之后，首先會在驅動脈沖的作用下將每一列成像勢阱中的電荷移送到旁邊的垂直寄存器(掩膜阱)中，在垂直驅動脈沖的作用下，垂直寄存器組中所有像素電荷向下移動一行，此時最下邊一行的像素電荷便被移送到水平寄存器中；之后在水平驅動脈沖的作用下，水平寄存器中電荷被依次移出，經放大形成電壓信號由VOUT引腳輸出，水平寄存器被移空后，所有余下的電荷又被下移一行，然后水平寄存器中的電荷再依次被移出。重復這個過程直至所有像素電荷被移出。

根據此款CCD的要求給其提供不同的垂直驅動脈沖組合，CCD可以按三種不同的方式輸出圖像：幀輸出模式、高速輸出模式和聚焦輸出模式。幀輸出模式下，CCD的所有有效像素電荷全部輸出，圖像具有最高的分辨率，在輸出的過程中整幀圖像分成三個場分別輸出，之后再重組成一幅圖像，此時的輸出速度可達5幀/秒；高速輸出模式下圖像的輸出速度可達30幀/秒，在此模式下并不是將全部像素電荷輸出，相當于每六行輸出一行，高速輸出模式可以滿足數碼相機的預覽功能；還有一種是為了實現圖像快速聚焦功能的聚焦輸出模式，此種模式下只將CCD中心區域的像素電荷輸出，輸出速度可達60幀/秒。
2.2 時鐘驅動和模擬前端模塊
　　AD9995是一種面向數碼相機和便攜式錄像機開發的高度集成的CCD信號處理器。它由帶A/D轉換器的模擬前端(AFE)和一個可編程的時鐘發生器兩大功能模塊組成。由于AD9995把時序發生器和AFE集成在一塊芯片上(如圖3所示)，不但可減小PCB板的尺寸，同時也使高速信號在傳輸與處理時的噪聲得以降低，并減小了耗電量。在CCD工作前，有關驅動脈沖的參數需由DSP通過三線式串行接口寫入時序發生器的相應寄存器組中。通過外接主時鐘CLI，AD9995將產生CCD所需的水平及垂直驅動脈沖以及AFE驅動時鐘。模擬前端包括暗電流箝位器、雙相關采樣器、增益放大器和一個12位的A/D轉換器。