基于DP標準的擴頻時鐘發生器系統參數研究

1 引言
DP(DisplayPort)接口標準旨在尋求代替計算機的數字視頻接口DVI(Digital Visual Interface)、LCD顯示器的低壓差分信號LVDS(Low Voltage Differential Signal)，作為設備間和設備內的工業標準，并在若干領域躍過DVI和高清晰多媒體接口HDMI(High Definition Multimedia Interface)這兩種接口標準。DP利用目前交流耦合電壓差分的PCI Express電氣層，有1～4個工作速率為217 Gb/s的數據對(Lanes)，最高可獲得4條通道總共多達10．8 Gb/s的帶寬。時鐘不是分離的，而是內置于Lanes。傳輸命令和控制的輔助數據通道是雙向的，最高傳輸比特率可達1 Mh／s。DP支持的最大傳輸距離為15 m，而其工作電平比DVI更低。
電子產品的性能不斷提高，其微處理器的頻率也在不斷增加，由此產生的電磁干擾會影響電子產品的正常使用。為抑制電磁干擾，研究者們先后開發出屏蔽、脈沖整形、濾波、低電壓差分時鐘、特殊版圖布局、擴頻時鐘發生器等方法，其中擴頻時鐘發生器可有效減小峰值和諧波功率，且可通過電路設計去實現，從而得到了廣泛應用。這里擴頻時鐘的實現方法是直接對控制電壓進行調制，從而線性影響輸出時鐘的頻率。調制信號對于輸出是帶通的，調制頻率應在帶通范圍內：該信號經分頻器后作為鑒頻鑒相器的輸出，需使調制信號的頻率小于環路帶寬K。

2 系統參數設計
該設計的主要任務是在合理設計鎖相環路的基礎上運用外加電荷泵對壓控振蕩器的控制電壓進行三角波調制，得到所需的擴頻時鐘。圖1為擴頻時鐘發生器系統框圖。

2．1 鎖相環工作原理
作為一種集成電路模塊，鎖相環在電氣測控或功率變換系統中用來對輸人信號進行處理后輸出一個時鐘信號，并使該時鐘信號與指定頻率信號(一般為基頻信號)具有相同的頻率和相位信息，即使這兩個信號具有同步性(或稱相干性)。鎖相環的基本組件包括鑒相器、環路濾波器和壓控振蕩器，三者形成一個負反饋環路結構，如圖2所示。鑒相器用于判斷壓控振蕩器的輸出信號與輸入信號之間的相差幅度，輸出至低通濾波器進行濾波和平滑，以消除高頻干擾和其他不穩定因素的影響，并以此作為壓控振蕩器的控制信號。壓控振蕩器根據相位誤差信號，自適應地調節內部時鐘輸出信號，使其頻率和相位與輸入信號保持一致，實現鎖相功能。

設鎖相環的輸入信號為u1(t)，壓控振蕩器的輸出信號為u2(t)，且可表示為：

式中，ω1和ω2為信號角頻率，θ1和θ2為信號相位。