H.264音視頻編解碼SoC芯片Hi3510的原理和應用
加入技術交流群
H.264視頻壓縮原理
從信息論觀點來看，圖像作為一個信源，描述信源的數據是信息量(信源熵)和信息冗余量之和。信息冗余量有許多種，如空間冗余、時間冗余、結構冗余、知識冗余、視覺冗余等，數據壓縮實質上是減少這些冗余量。可見冗余量減少可以減少數據量而不減少信源的信息量。從數學上講，圖像可以看作一個多維函數，壓縮描述這個函數的數據量實質是減少其相關性。
根據圖像信息的組成元素，H.264采用了幀內預測、幀間預測、運動估值和運動補償、整數變換等方式，以提高對圖像的壓縮率。其中幀內預測是H.264根據圖像中相鄰像素可能相同的性質，利用相鄰像素的相關性，采用新的幀內預測模式，通過當前像素塊的左邊和上邊的像素(已編碼重建的像素)進行預測，只對實際值和預測值的差值進行編碼，從而能用較少的比特數來表達幀內編碼的像素塊信息；而幀間預測通過多幀參考和更小運動預測區域等方法對下一幀進行精確預測，從而減少傳輸的數據量，實現降低圖像的時域相關性。H.264把運動估值和幀內預測的殘差結果從時域變換到頻域，使用了類似于4×4離散余弦變換(DCT)的整數變換，而不是像MPEG-2和MPEG-4那樣采用8×8 DCT的浮點數變換。以整數為基礎的空間變換具備效果好、計算快(只需加法與移位運算)，反變換過程中不會出現適配問題等優點，并且結合量化過程，保證了在16位計算系統中，計算結果有最大精度且不會溢出。4×4的變換塊也8×8更能減少塊效應和震鈴效應。
Hi3510工作原理
Hi3510是海思公司推出的一款基于H.264 BP算法的視頻壓縮芯片，該芯片采用ARM+DSP+硬件加速引擎的多核高集成度的SoC構架，具備強大的視頻處理功能。可實現DVD畫質的實時編碼性能，能自適應各種網絡環境，確保畫面的清晰度和實時性，低碼率的H.264編碼技術極大減少網絡存儲空間，并通過集成DES/3DES加解密硬件引擎確保網絡安全。Hi3510采用0.13μm工藝、LFBGA400封裝，大小為19×19mm,引腳間距為0.8mm，片內集成了包括數字視頻接口、USB、ETH、I2S、I2C、GPIO、SPI、UART、SDRAM、DDR等接口，滿足各種應用場景的設備開發的同時能大大降低了設備的BOM成本。
Hi3510的工作原理：視頻輸入單元通過ITU-R BT.601/656接口接收由VADC輸出的數字視頻信息，并通過AHB總線把接收到的原始圖像寫入到外存(SDR SDRAM或DDR SDRAM)中;視頻編解碼器從外存中讀取圖像,進行運動估計(幀間預測)、幀內預測、DCT變換、量化、熵編碼(CAVLC+Exp-Golomb)、IDCT變換、反量化、運動補償等操作，最后將符合H.264協議的裸碼流和編碼重構幀(作為下一幀的參考幀)寫入到外存中；視頻輸出單元從外存中讀取圖像并通過ITU-R BT.601/656接口送給VDAC進行顯示,應用的需求不同，視頻輸出單元從外存中讀取的圖像內容也不同,當需要對輸入圖像進行預覽時，視頻輸出單元從外存中讀取原始圖像，當需要觀察視頻編碼器的編碼效果時，視頻輸出單元從外存中讀取編碼重構幀；ARM對視頻編碼器輸出的碼流進行協議棧的封裝,然后送網口發送，以實現視頻點播業務。
如圖1所示，該芯片由ARM＋DSP＋視頻編解碼加速器＋圖形引擎縮放器的核心構成，集成了豐富的外圍接口，并內部集成包括如數字水印、DES/3DES算法，使得單芯片能適應基乎所有的工作，降低與其它芯片配合的開發難度，也免除廠商對算法等標準部分的內容進行重復開發，大大降低了設備廠商的投入門檻。配合海思不同應用形態的開發包，可以開發出PMP、可視電話、網絡監控、PVR、可視對講等各種產品。
圖1：Hi3510 H.264音視頻編解碼SoC邏輯框圖。
Hi3510編解碼方案的實現
作為SoC架構的編解碼芯片，Hi3510在設計時充分考慮到兼容性和使用的方便性。支持幾乎所有的公司生產的系列AD/DA芯片。Hi3510既可以作為獨立的編碼器工作，也可以作為獨立的解碼器工作，也可以同時編解碼工作，充分考慮到了編解碼市場的各種應用場合。Hi3510是一個典型的多應用的單芯片解決方案，大大降低了設備的BOM組成和成本。如圖2所示為芯片同時編解碼的應用。
圖2：Hi3510是一款典型的多應用的單芯片解決方案。
評論