高可靠性微控制器設計研究

　摘要：本文目標是根據航天電子設計的需要，提出一種高可靠性微處理器設計的設計方案。在分析了單粒子效應的和總結了高可靠性設計技術的基礎上，對 oregano systems公司提供的 mc8051IP軟核進行了修改。修改后的 IP核滿足設計要求，運行穩定，最終實驗結果說明：設計方案合理，實現簡單，具備實用價值。

　　引言

　　隨著我國航天事業的發展，高密度集成電路器件在航天器的研制中被大量使用，然而隨著器件集成度的提高和工作電壓的降低，空間輻射環境對電子系統的影響越來越多。空間輻射環境對電子系統的損害最主要的是單粒子效應(Single Event Effect) ，它們會使器件失效或者工作狀態發生改變，影響電子設備的可靠運行 5。基于筆者所在單位承擔的大量航天工程任務中關鍵部位均使用了 8051微控制器，本文根據航天電子設計的要求對一款8051IP軟核進行了修改，以適應航天設備的需要。

　　1 mc8051IP核介紹

　　IP（Intellectual Property)原意指知識產權，在 IC設計領域則是指預先設計實現某種功能的模塊。IP核(IP模塊)則是指完成某種功能的虛擬電路模塊，也稱之為虛擬部件。

　　根據 IP的提供方式通常把 IP核分為硬 IP(硬核 Hard Core)、軟 IP(軟核 Soft Core)和固 IP(固核 Firm Core )。

　　硬核是針對某個特定工藝的一套物理版圖，電路布局布線和工藝是確定的，已經過樣品電路的驗證。硬核的優點是它的高速度和安全性，但由于依賴特定的工藝，所以缺少靈活性。

　　軟核是用硬件描述語言(Verilog HDL或 VHDL)的形式描述功能塊的行為，但是并不涉及用什么電路和電路元件實現這些行為。軟核具有的特點是可以根據用戶需要靈活的進行修改定制。

　　固核是一種介于軟核和硬核之間的 IP核，通常以 RTL代碼和對應具體工程網表的混合形式提供。固核是完成了綜合的功能塊，有較大的設計深度，通常以網表的形式提交客戶。

　　mc8051IPcore是 Oreganosystems公司提供的一個應用廣泛的開源 8051IP軟核。

　　它由算術運算單元，定時器 /計數器，串口，內部 ram，外部 ram及 rom組成。mc8051_alu為運算單元，由加法器，乘法器，除法器等基本運算單元組成。mc8051_control為 mc8051的控制通路。包括有特殊寄存器，譯碼單元，多路選擇器，中斷及指令狀態機等基本功能。2抗單粒子可靠性設計技術

　　可靠性設計的基本原理是冗余，包括信息冗余，時間冗余等。目前抗單粒子效應的設計技術中應用最廣的技術有三模冗余(Triple Modular Redundance ，TMR),檢錯糾錯（Error Detection And Correction ,EDAC） 1基于軟件的控制流檢測

　　2。本文主要采用前2種可靠性設計方法。

　　2.1 三模冗余（TMR）介紹

　　三模冗余是指將目標部件復制相成同的三個目標部件來實現一個目標部件的功能，三個目標部件最終將通過一個判決器來判斷目標部件的正確狀態。它利用的是相同一組部件同時出現錯誤概率較小的原理來實現可靠性的提高。

　　TMR可用于各種IP設計的各階段，既可以在系統級進行冗余，也可以是局部冗余。