基于USB 2.0的邊界掃描控制器設計

摘要：系統采用CY7C68013及其配置芯片EEPROM完成USB接口部分的功能，采甩ACT8990完成邊界掃描部分的功能，為完成部分邏輯功能及對此控制器設計的部分電路加密，采用CPLD EPM3032A實現。接著，給出了整個控制器的軟件設計方案，具體討論了CY7C68013的固件設計，以及利用WindowsDDK開發包開發固件裝載驅動程序及控制器驅動程序的方法。調試結果表明，研制的邊界掃描控制器功能正常，符合設計要求，具有即插即用、無需外部供電、連接簡單可靠等優點。
關鍵詞：邊界掃描；USB2．0；JTAG；WDM驅動程序

0 引言
隨著超大規模集成電路(VLSI)、表面安裝器件(SMD)、多層印制電路板(MPCB)等技術的發展，使得統一測控系統綜合基帶印制電路板上電路節點的物理可訪問性正逐步惡化，電路和系統的可測試性急劇下降，常規測試面臨挑戰。通過研究VLSI芯片資料表明，大多數VLSI芯片都帶邊界掃描結構，如果將邊界掃描技術應用到板級測試中，無疑將對電路板的連接故障和器件失效的準確診斷起到非常重要的作用。邊界掃描測試主控系統是實現這一技術必不可少的硬件系統。從JTAG(Joint Test Action Group)提出該技術至今的十幾年中，邊界掃描測試技術已得到了一些應用，并將有廣闊的應用前景。本設計在分析邊界掃描測試受控系統工作機制的基礎上提出一種基于USB總線的邊界掃描測試主控系統的設計方案和實現電路。此方案具有結構簡單、成本低、便攜性的特點。

1 邊界掃描結構及基本原理
1．1 邊界掃描技術的基本原理
邊界掃描技術的主要思想是通過在芯片管腳和芯片內部邏輯電路之間增加由移位寄存器構成的邊界掃描單元，實現對芯片管腳狀態的串行設定和讀取，使管腳具有可控性和可觀測性。由于移位寄存器允許測試數據移位、更新溯試和捕獲鎖存，因此它不僅可以用來測試單獨的一個芯片，而且可以對電路板進行互連測試。圖1給出了邊界掃描通路示意圖。其中，邊界掃描單元在主IC的測試數據輸入端(TDI)和測試數據輸出端(TDO)之間形成了一個掃描通道，當IC處于正常工作狀態時，輸入輸出信號自由通過邊界掃描單元，從正常數據輸入端(NDI)到正常數據輸出端(TDO)。圖1邊界掃描通路示意圖

1．2 邊界掃描物理結構
邊界掃描測試的基礎是邊界掃描測試總線和設計在器件內的邊界掃描結構，邊界掃描測試總線由TDI(測試數據輸入)、TDO(測試數據輸出)、TMS(測試模式選擇)、TCK(測試時鐘)、TRST(測試復位)5條線構成，主要完成測試向量輸入、測試響應向量輸出和測試控制功能。器件內邊界掃描結構主要由TAP測試存取口、TAP控制器和必需的寄存器組成。TAP控制器接受來自邊界掃描測試總線的命令，控制邊界掃描單元的行動，實現對器件管腳狀態的設定、讀取和隔離。
1．2．1 寄存器
JTAG邊界掃描寄存器至少應包括邊界掃描寄存器(DR)、指令寄存器(IR)和旁路寄存器。
(1) 邊界掃描寄存器。邊界掃描寄存器用于存放測試數據和測試響應數據，它由串行移位級和并行鎖存級組成。邊界掃描寄存器的工作方式為：加載到TDI的測試數據在TCK的上升沿串行移人邊界掃描寄存器，寄存器原來內容在TCK的下降沿被串行移出到TDO，移入移位寄存器的數據可以被鎖存到并行輸出鎖存器中；對應于輸出引腳的并行鎖存器可并行輸出到器件的引腳，移位寄存器可以并行捕獲到器件的邏輯輸出；對應于輸入引腳的并行鎖存器可以并行輸出到器件的內部邏輯，移位寄存器可捕獲輸入引腳信息。
(2) 指令寄存器。指令寄存器由串行移位級和并行鎖存級組成，其位數由芯片生產廠家定義。常用的指令包括EXTEST、BYPASS、SAMPL-E、INTEST等。TAP控制器根據指令寄存器中選擇的指令不同選擇將指定的寄存器連接到TDI和TDO之間。
(3) 旁路寄存器。旁路寄存器由一位移位寄存器組成，當其被選通時，直接連接到器件的TDI和TDO之間從而獲得最短的掃描路徑。旁路寄存器的主要作用有：a．當集成電路IC不需要數據寄存器的掃描存取時將其從掃描鏈上脫離從而縮短邊界掃描結構的掃描通路長度；b．在測試期間，使集成電路IC脫離某種工作模式。