基于VXI總線的四通道智能化任意波發生器的研制

每通道的累加器及邏輯控制電路均采用一片EP1K30，用于實現累加器和步長控制字寄存器并完成板上地址譯碼、兩級DAC控制、波形抖動補償以及本通道的繼電器控制等功能。累加器字長32位，時鐘基準源頻率為DSP輸出頻率的兩倍頻。第一級DAC用于波形的產生，第二級DAC用于控制輸出幅度和波形正反相，并對第二級DAC輸出進行了平滑濾波和放大處理。

根據系統的性能要求，輸出端采用了電壓隔離放大器，與總線隔離，并且四個通道各自獨立。本模塊總共有一個數字地和四個模擬輸出地。這樣，既可以保證VXI系統和其它通道的安全，又減少了模塊負載和VXI系統的相互干擾。

波形數據存儲器IDT7025S被等分為A、B兩頁，可以實現不同波形之間的無抖動切換，每頁為4k×16bit。當DDS開始工作時，DSP先鋒主A頁寫入波形數據，并在DSP的控制下產生波形；當要切換到另一種波形時，只需往B頁寫入另一種波形的數據，將32位累加器所產生的地址（累加器高12位）切換到B頁即可。這樣，可實現幅值和相位均連續的波形無抖動切換。

每個通道采用兩級12Bit DAC，它們均設置為雙極性電壓輸出。第一級DAC的參考電壓源可以接內部基準或外部載波，第二級DAC的參考電壓源可以接內部基準、外部載波或第一級DAC電壓輸出。通過對兩級DAC所接參考電壓源的不能設置（通過繼電器進行切換），可以分別實現如下功能：

（1）用作直接輸出，第二級DAC的參考電壓源接內部基站。第二級DAC電壓輸出為：V2out=(Din2-2048)/2 12，可通過輸入不同的Din2控制直流輸出幅值和正負極性。

（3）用作自定義波形發生器，第一級DAC和第二級DAC的設置為（2）所述，不同的是波形存儲器的內容。零槽控制器按一定的規約向雙口RAM（IDT709289L）的前15頁寫入自定義的波形數據，DSP亦按一定的規約取出數據并送往指定通道的IDT7025S，IDT7025S的A和B兩頁進行交替切換，從而連接輸出自定義波形。

（4）外加載波進行調制，第一級DAC參考電壓源接外部載波，第二級DAC參考電壓源接第一級DAC電壓輸出。外加載波為正弦信號Vsin(αx+θ) ,其中，V為載波最大電壓值，α為自變量x的系數，θ為初始相位。第一級DAC電壓輸出為：Vlout=Vsin(αx+θ) ×Dinl/2 12，這樣即實現了載波的幅度調制。第二級DAC用來控制整個幅度，其輸出電壓V2out=Vsin(αx+θ) ×Din1/2 12×(Din2-2048)/ 2 12，Din2為第二級DAC的輸入數據。

（5）載波直接輸出，只需第二級DAC的參考電壓源接外部載波，第二級DAC電壓輸出為：V2out=Vsin(αx+θ) ×(Din2-2048)/2 12。

由于隔離放大器有一定的輸出噪聲，所以把信號放大器放在隔離放大器之前，低通濾波器放在隔離放大器之后，這樣，既避免把隔離入大器的噪聲放大，又有效地進行了平滑濾波。

電壓輸出采用功率運放OPA445進行放大，實現±12V輸出。而電流輸出則采用電壓/電流轉換器AD694實現，電流輸出量程為0～20mA或4～20mA。

2.2 軟件部分

軟件主要包括兩部分：DSP程序和VXI系統主機底層驅動函數及測試程序。

DSP程序采用C語言和匯編語言混合編程。控制部分的程序采用了匯編語言，提高了程序的效率。而數據的產生部分采用了實現起來比較簡單的C語言，避免了采用匯編處理數據的復雜編程。

上位機測試程序采用NI公司的LabWindows/CVI編制。LabWindows/CVI基于C語言的編程環境，具有豐富的用戶界面控件和VXI總線系統函數，使編程簡捷方便。面向本模塊的操作函數打包生成.dll文件即可供系統調用。

3 實現結果及分析

圖5所示為輸出頻率為10kHz的方波、鋸齒波、正弦波和三角波的輸出波形，其峰-峰值均為24V。圖6所示為調制波輸出波形，10kHz外部正弦波作為載波信號，1kHz正弦波信號作為調制信號，峰-峰值為24V。圖5和圖6均由Tektronix公司的TDS210型示波器采樣所得。

經實驗所得的波形輸出的頻率分辨率為0.1%左右，顯然大于理論的頻率分辨率fmin=10 6/2 33=0.0001164Hz。經分析，系統誤差包括：（1）相位截尾誤差；（2）電路板布局布線因素帶來的干擾而導致的誤差；（3）標準參考頻率源穩定性的影響帶來的誤差；（4）D/A轉換器引入的誤差；(5)波形幅值存儲數據有限字長引入的量化誤差。

本模塊中實現的DDS相對于傳統方法具有種種優點。由于DSP強大的數據處理能力和靈活的控制功能，再加上FGPA具有的高性能、高集成度等特點，使模塊具有優良的性能。另外，DDS的這種實現方法有很大的靈活性，可以進行復雜的濾形調制。

由于DDS數字化實現過程的固有特點，如累加器相位截斷、波形幅度量化和數/模轉換器的非線性等特性，使得輸出信號頻譜的雜散性較大，這一點當輸出頻率較高時尤為突出。因此，在設計的過程中要采取一定的改進措施。如對DDS的結構加以改進、優化波形存儲器的結構、選擇合適的數/模轉換器件、使用抖動注入技術等，盡量減少其雜散性，從而使DDS系統具有更優良的性能。