基于PEX8111的CompactPCI Express 混合橋接板設計
加入技術交流群
在過去幾年里，由于數據輸入／輸出的要求不斷提高，使用戶對數據總線帶寬提出更高的要求，由此產生了很多基于高速序列構架的傳輸標準。包括PCI Ex-press，HyperTransport，InfiniBand，RapidIO和Star-Fabric等。
2002年第2季度PCISIG組織發布了PCI Express1．0規范，定位于設計成一種系統互連接口。該組織又于2005年第3季度發布PCI Express規范在工業控制領域的規范PICMG EXP．0 CompactPCI Express Specification R1．0，被稱之為CompactPCI Express(在下文中簡稱為CPCIe)規范。
CPCIe系統可以兼容CPCI模塊，具體的實現方法是在系統中加入CPCIe到CPCI的橋接模塊，該模塊被稱為混合橋接模塊。
進行混合橋接電路的設計主要實現以下內容：
(1)PCI部分接口的設計實現；
(2)PCIe總線接口設計實現。
1 設計原理
如圖1所示，該模塊由XSJ4連接提供3．3 V電源，在板上使用DC-DC電壓轉換模塊，將3．3 V電壓轉換為1．5 V電壓，提供給PEX8111使用。PEX8111的上行端口(Upstream)為x1的PCI Express接口，下行接口(Downstream)為32位／33 MHz的PCI總線，該PCI接口可以實現PCI總線的Host功能。
2 實現方法
2．1 主要原器件選擇
在該設計中采用成熟技術，選用常用、可靠的控制芯片，結合一些常用的外圍電路和專用電路實現全部的功能，即選擇PEX8111作為接口芯片，利用功能芯片實現硬件邏輯。
PEX8111是PLX公司推出的專門用于PCI Ex-press和PCI總線之間橋接的芯片，它包含1個x1的PCI Express端口和1路32位PCI接口。它的外圍電路少，設計簡單。
2．2 PCI Express硬件接口實現
每個PCI Express的端口包括兩部分信號，端口控制信號和通信信號。端口控制信號包括熱插拔控制信號、時鐘使能信號、電源使能信號等。通信信號主要由lane信道組成，每個lane信道包含收發差分信號對各一個，每個PCI Express的端口包含的lane信道數是可以伸縮配置的，也就是說包含lane信道的數目是可變的，在該模塊中單個端口包含1個lane信道。在lane信道上傳輸的是高速差分信號，在每個信號差分對上信號的最高的傳輸速率可以達到2．5 Gb／s。在兩個設備之間互連的lane信道需要加入電容隔離直流信號，考慮到傳輸信號的頻率，電容的封裝尺寸一般為0402，小的尺寸可以降低電容的串聯等效電感，提高電容在高頻信號區域的使用性能。
評論