利用串行RapidIO交換機設計模塊化無線基礎系統

本文將討論串行RapidIO交換機結構，特別是新型IDT預處理交換(PPS)在支持DSP、FPGA或ASIC等關鍵元件在無線基礎設施解決方案的開發方面的優勢。這可以通過一個針對未來基帶卡(baseband card)的理想架構來展示，基帶卡是無線設備供應商試圖改善性能并降低成本的關鍵部分之一。我們將詳細討論這個關鍵系統，以及與這些新系統有關的板卡級問題，并為設計者提出利用集中式基帶交換機(baseband switch)的并行功能來獲得最高性能效率的建議。

基站收發信臺架構

圖1顯示了一個近乎理想的基站收發信臺(BTS)架構，可支持串行RapidIO互連，提供一個可支持CPU、DSP、FPGA或ASIC的結構。在這種類型的架構中，設計者在各種處理端點(endpoint)之間分配主要應用任務的功能劃分方面有廣泛的靈活性。該架構也易于支持擴展，有助于滿足具體應用根據性能和成本要求對端點數量的增減處理。

基帶交換機是基帶卡的核心。它可以把DSP與基帶處理器連接起來，例如用于CDMA系統的碼片率處理器(CRP)。如果DSP可以進行碼片率處理等，就可以簡化FPGA或ASIC，甚至在某些情況下就可以不再使用。

此時，它也可以獲得串行RapidIO帶給應用固有的元件級和板卡級互連的好處。無線基站里的DSP刀片需要高度簡化和高速互連，來進行數據傳輸和協議管理。這些計算密集的嵌入式應用需要系統在信號處理器和緊密連接的DSP陣列之間快速移動數據，開放標準串行RapidIO規范專門可滿足高性能嵌入式系統的需求。

圖1：靈活的架構可以根據需要增加或減少CRP/DSP。

傳統上，基帶卡都是使用外部存儲器接口等簡單接口在芯片之間進行數據或采樣(sample)的傳輸。這種方法對軟件的要求很高，因為它是一種“拉”式接口，其雙向特性會使帶寬利用率降低到25%。

為了確保基帶卡可以擴展到更高速度，設計者需要一種新的串行接口。這種串行接口必須比存儲器接口更智能。同時，它也必須具有初始化和與多處理模塊通信的能力。該功能需要基帶卡上有可自動識別和初始化的器件，以及使這些器件可以靈活通信的協議。該協議必須支持確認的和非確認的推拉式通信和帶內中斷，以便訪問軟件。開發基帶算法軟件本身就是一個挑戰性的工作。理想的協議將使軟件程序員不必再重復開發一個通信協議。

如上所述，串行RapidIO是專為滿足這些需求而量身定制的，Altera、飛思卡爾、IDT、TI和賽靈思等公司都已提供了各種集成電路。串行RapidIO也可為圖1中描述的基帶架構的開發提供支持。

串行RapidIO標準補充了開放式基站架構發起組織(OBSAI)、通用公共無線電接口(CPRI)和先進電信計算架構(ATCA)帶給機箱和系統級的模塊化優勢，這是通過將這些優勢擴展到板卡和元件級實現的。OBSAI和CPRI都沒有規定基站設計中的線卡接口。

此外，串行RapidIO對DSP集群高度靈活的支持使設計者可以具有成本效益的方式開發極其靈活和可擴展的架構，這種方式在初期不能被簡單地復制，是一種基于FPGA或ASIC的設計。例如，基站設計者可采用串行RapidIO為宏蜂窩應用開發一個DSP密集的系統，實現新技術的快速應用，以支持更大的區域覆蓋。然后重復利用原來設計中的絕大部分，用于微蜂窩或微微蜂窩環境的小規模解決方案，這樣就可以具有成本效益的方式滿足預期的飽和度及密度。

最重要的是，串行RapidIO可通過集成控制和數據流量，將簡單而耗時的任務從處理器卸載，以及區分高低優先級數據流量來簡化處理器之間的通信。

回到圖1的架構，基帶交換機也可通過CPRI/OBSAI或使用專用接口(基于LVDS)連接射頻卡，該接口通常可支持高速采樣流量。速率可高達3,072Mbps(CPRI定義)，且該系統可支持多種形式的類似鏈路，通常每個射頻卡可對應一個鏈路。