數字音頻廣播（DAB）接收機的方案原理及設計思路

　　圖4 DSP與DAC連接原理圖

　　現今的高速DSP內存不再基于Flash，而是采用存取速度更快的RAM。DSP掉電后其內部RAM中的程序和數據將全部丟失，所以在脫離仿真器的環境中，DSP芯片每次上電后必須自舉，將外部存儲區的執行代碼通過某種方式搬移到內部存儲區，并自動執行。常用的自舉方式有并行自舉、串行自舉、主機接口(HPI)自舉和I/O自舉。HPI自舉需要有一個主機進行干預，雖然可以通過這個主機對DSP內部工作情況進行監控，但電路復雜、成本高;串行自舉代碼加載速度慢;I/O自舉僅占用一個端口地址，代碼加載速度快，但電路復雜，成本高;并行自舉加載速度快，雖然需要占用DSP數據區的部分地址，但無須增加其他接口芯片，電路簡單。因此在TI公司的5000系列DSP中得到了廣泛應用，本次設計也是采用并行自舉。與傳統的EEPROM相比，Flash具有支持在線擦寫且擦寫次數多、速度快、功耗低、容量大和價格低廉等優點。目前在很多Flash芯片采用3.3V單電源供電，與DSP連接時無須采用電平轉換芯片，因此電路連接簡單。在系統編程時，利用系統本身的DSP直接對外掛的Flash編程，節省了編程器的費用和開發時間，使得DSP執行代碼可以在線更新。圖5為外部程序數據存儲器Flash的電路連接。

　 圖5 外部程序數據存儲器Flash的電路連接

　　FPGA與DSP通過McBSP、GPIO、EMIF和EHPI口相連，接口種類多，便于根據需要靈活使用。FPGA內的程序和數據掉電后也會全部丟失，所以為其配備了專用配置芯片EPC16，上電后自動將程序下載到FPGA中，簡單易用。

　　總結

　　為了方便調試，本次設計十分靈活，留的系統資源也比較多，不僅可以實現模式1，其他三種模式也可以在此硬件平臺上實現。用來存儲程序和數據的Flash既可以用FPGA來讀寫，也可以用DSP來讀寫。DSP和FPGA分別配了JTAG下載口用于下載程序和檢測芯片。DSP還連接RS232，用于發出控制指令以及監控DSP內部情況。FIC解碼完成后可進行DAB/DMB的業務選擇，依據選擇業務的不同進行不同的處理后分別產生聲音和圖像信號，并分別從喇叭或液晶顯示器輸出。