ADC驅動器或差分放大器設計指南

進一步觀察圖19可以發現，ADA4932在噪聲增益為1(每個環路中100%反饋)時有約50°的相位余量。雖然讓ADC驅動器工作在零增益有點不切實際，但這一結果表明，ADA4932可以穩定工作在小數差分增益(如RF/RG=0.25,噪聲增益=1.25)。并不是所有差分ADC驅動器都能這樣。最小穩定增益可以在所有ADC驅動器的數據手冊中找到。

電流反饋ADC驅動器的相位增益同樣可以從開環響應中判斷。電流反饋放大器不再使用前向增益A(s)，而是使用前向互阻T(s)，并將誤差電流用作反饋信號。帶匹配反饋電阻的電流反饋驅動器的環路增益等于T(s)/ RF，因此電流反饋放大器環路增益幅度在T(s)= RF時等于1(即0dB)。這個點在開環互阻和相位圖上很容易找到，定位方法與電壓反饋放大器相同。注意，繪制電阻與1kΩ的比值能使阻值表示在對數圖上。圖20給出了RF=300Ω時ADA4927電流反饋差分ADC驅動器的單位環路增益點和相位余量。

圖20：ADA4927開環增益幅度和相位與頻率的關系。

300Ω反饋電阻水平線與互阻幅度曲線的交叉點是環路增益為0dB的地方。在這個頻率點，T(s)的相位接近-135°，因此有45°的相位余量。相位余量和穩定性隨RF的增加而增加，隨RF的減小而減小。電流反饋放大器應始終使用具有足夠相位余量的純電阻反饋。

PCB版圖
在穩定的ADC驅動器設計好后，還必須在PCB上實現。由于電路板存在寄生成分，總是會損失一些相位余量，因此電路板的寄生效應必須保持最小，其中特別要關注的是負載電容、反饋環路電感和求和節點電容。每種寄生電抗都會給反饋環路增加遲滯性相位偏移，從而減小相位余量。由于PCB版圖設計不良可能導致20°以上的相位余量損失。

在使用電壓反饋放大器時最好使用盡可能小的RF，以便最小化由RF和求和節點電容組成的極點引起的相位偏移。如果要求使用大的RF，寄生電容可以用跨接每個反饋電阻的小電容Cf進行補償，對Cf的要求是RFCf等于RG乘以求和節點電容。

PCB版圖是設計中最后的必要步驟之一。遺憾的是，它也是設計中最容易被忽視的步驟之一，即使性能高度依賴于版圖設計的高速電路也是如此。馬虎或拙劣的版圖設計可能降低一個高性能設計的性能，甚至使它不能工作。雖然本文無法涵蓋正確高速PCB設計的所有方面，但還是要介紹一些關鍵點。

寄生成分將損害高速電路的性能。寄生電容是由元器件的焊盤、走線、地平面或電源平面引起的。沒有地平面的長走線將形成寄生電感，進而導致瞬態響應中的振鈴和其它不穩定現象。寄生電容在放大器的求和節點處特別危險，因為它會在反饋響應中引入一個極點，造成尖峰和不穩定。一種解決方案是確保ADC驅動器安裝和反饋元件焊盤下方區域的所有電路板層都是干凈的地和電源平面。

要使有害寄生電抗最小，首先要使所有走線盡可能短。RF-4印制板的外層50Ω走線產生的寄生參數大約為2.8pF/英寸和7nH/英寸。內層50Ω走線的寄生電抗將在此基礎上增加約30%。還要確保在長走線下方有地平面，以使走線電感最小。保持短小的走線有助于減小寄生電容和寄生電感——并保持設計的完整性。

電源旁路是版圖設計中另一個重要的考慮因素。確保電源旁路電容和VOCM旁路電容盡可能靠近放大器引腳放置。另外，在電源上使用多個旁路電容有助于確保為寬帶噪聲提供低阻抗路徑。圖21給出了一個帶旁路和輸出低通濾波器的典型差分放大器原理圖。低通濾波器用于限制進入ADC的帶寬和噪聲。理想情況下，電源旁路電容回路靠近負載回路，這有助于減小地平面中的環流，從而改善ADC驅動器性能(圖22a和圖22b)。

圖21：帶電源旁路電路和輸出低通濾波器的ADC驅動器。

使用地平面和一般的接地技巧是一個具體而復雜的課題，不在本文討論的范圍之內。不過有幾個要點需要指出，見圖22a和圖22b。首先，只在一個點將模擬和數字地連接在一起，記住只是單點接地。這樣做可以使地平面中模擬和數字電流的交互作用最小，而這種交互最終將導致系統中產生“噪聲”。另外，要將模擬電源終接到模擬電源平面，數字電源終接到數字電源平面。對于混合信號IC，要將模擬回路終接到模擬地平面，將數字地回路終接到數字地平面。

圖22(a):器件側。(b)：電路側。

圖23：混合信號的接地方式。

我們希望當您用ADC驅動器進行設計時這里提供的材料有助于您更加全面地考慮眾多必要因素。理解差分放大器——并在項目開始時就留意ADC驅動器設計的細節——將使設計過程中發生的問題最少，并使您遠離ADC驅動器故障。