EPA主控卡的硬件設計與驅動開發
加入技術交流群
2 EPA主控卡硬件總體方案
根據主控卡功能需求分析，硬件部分主要有5大模塊：CPU控制模塊、以太網通信模塊、USB主機模塊、總線供電模塊以及存儲模塊。圖2為EPA主控卡硬件設計原理框圖。其中CPU控制模塊主要實現特定網絡接口功能及執行相關控制信息；以太網PHY收發器KSZ8041NL和CPU內部集成的以太網控制器一起組成以太網通信模塊，實現EPA主控卡的以太網接入和網絡信息數據傳輸；本文引用地址：http://www.104case.com/article/156000.htm
USB模塊由CPU內部集成的USB主機控制器和外圍電路構成，實現USB設備的熱插拔、即插即用以及信息交換；總線供電模塊RJ45接口在提供數據通信的同時還為現場設備提供總線供電；存儲模塊主要作為程序存儲空間和內存。結合CPU特性，以太網PHY收發器采用RMII連接，存儲模塊通過總線連接。
2．1 ARM微處理器
CPU選用基于ARM7TDMI—S核的微處理器LPC2478，其運行頻率高達72 MHz，具有高性能的32位RISC結構、16位的指令集，具有低功耗等特點。它的內部資源豐富，包括1個10／100M以太網媒體訪問控制器(MAC)、1個帶4 KB終端RAM的USB全速設備／主機／OTG控制器、4個U1AR-T、1個SPI接口、512KB片上Flash程序存儲器。同時還帶有1個4 MHz的片內振蕩器、98 KB RAM(包括64 KB局部SRAM、16 KB以太網SRAM)以及1個外部存儲器控制器(EMC)來支持上述的各種串行通信接口。這些特性使得它非常適用于通信網關和協議轉換器，為多種類型的通信應用提供了理想的解決方案。
2．2 以太網PHY收發器
KSZ8041NL是Micrel公司推出的第6代PHY(局域網接口)解決方案。它具有功耗低、體積小、波形穩定、價格便宜等特點。該芯片擁有150 mW的低電耗，以及6kV的針對快速以太網收發器的高靜電放電(Electro Static Discharge，ESD)保護功能。
2．3 存儲模塊
外部存儲器采用美國SST公司的SST39VF1601。這是一個1M×16位的CMOS多功能Flash(MPF)器件，尤其適用于要求程序、配置或數據存儲器方便和低成本的應用。對于所有的系統，SST39VF1601可以顯著增強系統的性能和可靠性，降低功耗。
內存芯片(RAM)HY57V561620CLT—HI是一個32MB、16位的CMOS同步DRAM，它用于高帶寬大容量的主存儲器。HY57V561620CLT—HI的運行與時鐘的高電平同步，所有數據的輸入和輸出都與輸入時鐘的上升沿相同步。數據通過內部的管道來達到非常高的數據帶寬。所有的輸入和輸出電壓電平都和LVTTL電平相匹配。
評論