自動(dòng)反饋調(diào)節(jié)時(shí)鐘恢復(fù)電路設(shè)計(jì)
加入技術(shù)交流群
該電路設(shè)計(jì)沒有用PLL來產(chǎn)生一個(gè)4倍于發(fā)送端時(shí)鐘頻率的高速時(shí)鐘信號(hào)，而且此電路數(shù)據(jù)恢復(fù)速度快，數(shù)據(jù)即來即收，整個(gè)電路包括后繼功能電路都采用同一個(gè)時(shí)鐘，這使得系統(tǒng)電路設(shè)計(jì)十分簡單、高效而且易于實(shí)現(xiàn)。
1．2 鎖相環(huán)及延時(shí)邏輯電路
一般的過采樣時(shí)鐘恢復(fù)設(shè)計(jì)都是用模擬鎖相環(huán)來產(chǎn)生4倍于發(fā)送端系統(tǒng)時(shí)鐘頻率的高頻時(shí)鐘并以此來對(duì)數(shù)據(jù)進(jìn)行過采樣，這樣功耗大不說，其模擬和相應(yīng)的數(shù)字模塊設(shè)計(jì)也比較復(fù)雜。而本文設(shè)計(jì)的反饋調(diào)節(jié)電路，利用的是鎖相環(huán)里壓控振蕩器中的延時(shí)單元電路的延時(shí)能力，這既沒有增加鎖相環(huán)的設(shè)計(jì)難度，又簡化了數(shù)字處理邏輯，而且降低了系統(tǒng)功耗，其鎖相環(huán)及其壓控振蕩器的延時(shí)單元結(jié)構(gòu)框圖如圖2和圖3所示，圖4為其延時(shí)邏輯電路，其中數(shù)據(jù)首先經(jīng)過此延時(shí)邏輯電路后分為三路，再通過零延時(shí)邏輯電路、四分之一延時(shí)邏輯電路、二分之一延時(shí)邏輯電路得到三路相差四分之一延時(shí)的信號(hào)。其信號(hào)之間的延時(shí)關(guān)系如圖5所示。本文引用地址：http://www.104case.com/article/152237.htm
評(píng)論