基于ARM920T設計的SMC接口研究與PC/104總線仿真

摘要：通過分析920T核ARM 處理器的高速片上系統總線AHB時序及其靜態存儲控制器SMC接口模型，研究IBM PC／AT和IEEE PC／104總線規范，提出一種在ARM 平臺上實現兼容PC／104總線的方案．深入探討兩種平臺體系在存儲器結構、指令系統及總線時序等方面的巨大差異，給出了克服這些差異并實現總線功能兼容的方法．該兼容總線解決了在ARM 平臺上無法使用標準PC／104模板的難題，采用該方案有利于在嵌入式系統的設計中兼取ARM 處理器和PC／AT體系的優勢．

引 言

PC／104 是一種專門為嵌入式應用而定義的工業控制總線規范．以IBM PC／AT總線規范為基礎的個人計算機及其外圍設備在應用上取得了巨大的成就，IEEE一996稱之為ISA(工業標準架構：Industry Standard Architecture)總線．PC／104是ISA標準的延伸，定義在IEEE-P996．1中，稱為兼容PC嵌入式模塊標準．PC／104實質上是一種緊湊型的ISA，其信號定義和Pc／AT基本一致，但電氣和機械規范卻完全不同，是一種優化、小型、堆疊式結構的嵌入式總線系統．PC／104總線來自于實踐發展的需要，同時得益于PC技術的迅速發展，由于其開發環境友好、兼容芯片豐富、標準支持廣泛等優勢，受到了眾多從事嵌入式產品生產商和系統集成商的歡迎，盡管現在ISA設備已不常見，但PC／104在嵌入式系統領域卻仍是通行的標準．

ARM是當前嵌入式系統應用中的熱門技術．由于ARM處理器的卓越性能、較低的價格以及業內半導體廠商的廣泛支持，在嵌入式環境中有廣泛的應用．ARM 公司創造了CHIPLESS模式，該公司通過將高效的ARM 內核授權給半導體公司，由半導體公司根據實際的應用情況加上各種外圍的功能電路來構成一塊完整的芯片，這種模式使半導體廠商得以有能力生產功能強大的各種專用處理器芯片．AR M在設計上基于SoC思想，優先考慮對每一個具體應用使用最大可能集成周邊設備的單一芯片，但在板極擴展方面仍然缺乏能被廣泛接受的新工業標準．

1 PC／AT模型和PC／104總線

1．1 總線信號

PC／104_4 ]是一種16位總線，但可向前兼容8位XT模式，典型總線時鐘為8 MHz，4個時鐘脈沖可完成一次完整的總線訪問，必要時可插入一個額外的等待周期以適應低速外設．在嵌入式系統開發中常用以下信號．

1．1．1 地址和數據信號線

BALE總線地址鎖存使能信號線，由平臺CPU驅動．當ISA擴展卡或DMA控制器占用總線時，它也被置為邏輯1．

SA~19：O>：低2O根地址信號線，由當前總線的擁用者驅動．

LAd 23：17> ：鎖存地址信號線，用來訪問16MB的存儲器地址空間．由當前總線擁有者或DMA控制器驅動．

SD15：0> ：數據信號線．

1．1．2 總線周期控制信號線

MEMR#：存儲器讀信號線．

MEMW #：存儲器寫信號線．

IOR#：I／O I／O讀信號線．

IOW #：I／O I／O寫信號線．

1．1．3 中斷和DMA(Direct Memory Access)信號線

IRQx：中斷請求信號線．

DRQx：DMA請求信號線．

DACKx#：DMA應答信號線．

1．2 地址空間

PC／AT系統使用不同的指令訪問存儲器空間和IO端I：1空間，訪問存儲器空間時PC／104總線驅動MEMR#和MEMW#信號，訪問存儲器空間時PC／104總線驅動IOR#和IOW #信號．兩個空間使用同一套地址線，但是由于端口空間只有64K有效，所以進行IO 端口訪問時地址線上只有SA15：O>是有效的．

PC／AT系統有專門的端口訪問指令用于實現端口訪問，Linux用戶程序只需以root權限調用ioperm()指定需操作的端口地址范圍，之后即可自由訪問這些端口．由于用于訪問端口的一組宏實際上直接對應CPU的端口訪問指令，所以存取效率很高．

1．3 PC／104總線周期

PC／104總線周期分為CPU驅動和DMA控制器驅動兩大類，在嵌入式應用中較常用的是CPU驅動的IO讀／IO寫周期．

圖1中采用8 MHz時鐘的標準PC／104總線￡Rd大于300 ns，tAF應大于250 ns，tRDpw約為500 ns。