ISA總線實現多路同步DDS信號源設計

直接數字式頻率合成器以其極高的頻率分辨率、極短的頻率轉換時間、相位精確可調、設備結構簡單、易集成、體積小及成本低等優點，在高分辨雷達系統、寬帶擴頻通信系統以及現代測控系統中得到廣泛的應用。為了便于信息的采集、處理和操作控制，常常要求信號源基于PC機平臺設計。PC機內部有兩種常用的總線，即PCI總線和ISA總線。ISA總線接口關系簡單.操作控制方便，能夠滿足系統要求，是比較理想的DDS與計算機的接口總線。隨著電子系統復雜性的不斷增加，單路DDS已經不能夠滿足系統需求，多路DDS系統的設計開始成為研究的熱點。

　　1 系統工作原理

　　圖1是某自動測試系統的工作原理框圖。圖中的高穩定度頻率基準為整個系統提供頻率為50MHz的參考時鐘。系統的控制命令由計算機發出，經過ISA總線傳輸，送到FPGA進行緩存、譯碼，同步控制三路DDS產生需要的信號。其中，DDS1的輸出信號為初始相位可變，脈沖寬度、脈沖周期、脈沖個數等由計算機編程設定的射頻脈沖序列。脈沖的載波頻率在fT=2lMHz附近可調。該射頻脈沖經過功率放大、低通濾波后，在高頻開關的控制下發射出去。接收到的反射回波由高頻開關選通，與DDS2產生的20MHz第一本振fLO1混頻，得到頻率為1MHz的中頻脈沖調制正弦信號。該中頻信號再分成兩路，分別與DDS3輸出的頻率為1MHz二本振fLO2的1支路和Q支路兩路脈沖調制正交信號進行相位檢波，得到的信號經低通濾波、模數轉換，送到計算機進行數據處理。為保證收發信號有效可靠地隔離，在發射波門和接收波門之間插入等待時間。各路信號之間的關系如圖2所示。為簡便起見，圖中只畫出了DDS3輸出的I、Q兩路信號中的一路，這不影響對信號控制時序的理解。

　　為了便于信號處理，該系統對各路DDS輸出信號的時間關系提出了嚴格的要求：(1)相位檢波器的兩路正交參考信號相位應嚴格控制在90°相差上，以保證正交檢波器的性能。(2)其初始相位可以通過計算機控制調整。(3)DDS2的輸出信號和DDS3的I支路輸出信號必須同步，以保證在DDS3同相支路上的信號相位與中頻信號的相位保持同步;同時Q路信號必須保持相位的正交。(4)每個射頻脈沖周期，各路DDS輸出信號的初始相位嚴格同步，保證回波信號的相參積累。

2 多路同步設計

　　圖3是該自動測試系統的數據采集、多路DDS同步單元的實現框圖。經過相位檢波、低通濾波的I、0兩路信號輸入到該單元電路中，經OP-07放大、AD976采集后，再經FPGA由ISA總線送入到計算機中。OP-07具有低偏移、高開環增益的特點，適合于高增益的測試系統應用。AD976是采樣速率為200ksps的高速16位低功耗模數轉換器。FPGA芯片采用Ahera公司的ACEX系列芯片EPlK50，實現ISA總線與三路DDS及數據采集的接口。其靈活的可重新配置特性為實現接口電路提供了極大的方便，片上集成有4OKbit的RAM，便于緩存計算機的控制信息。DDS芯片選擇美國模擬器件公司的AD9854。它的相位累加器為48位，利用片上PLL可實現4~20倍的可編程倍頻，內部最高時鐘可達300blHz，尤為突出的優勢在于具有100MHz的高速并行配置接口，內置最大相位誤差小于1°的I、Q兩路的DAC輸出，便于產生lMHz的正交信號。對于該自動測試系統，各路DDS之間的同步關系是電路設計的核心問題。AD9854芯片本身沒有同步信號，要實現各路的精確同步，必須對電路進行優化設計。為分析方便，分別從參考時鐘、刷新時鐘和內部鎖相倍頻三部分進行討論。