AD9850實現嵌入式信號源設計

引 言

　　信號源是現代電子系統的重要組成部分，在通信、測控、導航、雷達、醫療等領域有著廣泛的應用，而且信號源作為現代電子產品設計和生產中的重要工具，必須滿足高精度、高速度、高分辨率、頻率可調等要求。

該設計采用直接數字頻率合成(DDS)技術，使用DDS芯片AD9850與超低功耗的MSP430F149單片機配合，可輸出精確控制的正弦波和方波信號。在控制流程中，通過4x 4矩陣鍵盤設定頻率值，MSP430為AD9850計算頻率控制字，并且將頻率控制字通過串行方式寫入其中，結合鍵盤上步進調節增量“1 Hz”，“10 Hz”，“100 Hz”鍵，使得頻率可以精確到步長為1 Hz的調節;產生正弦波時，經過低通濾波器濾除信號的高頻分量，通過增益可調的寬帶放大器放大輸出所需信號。如果接到AD9850內部的高速比較器上，即可直接輸出一個抖動很小的方波，系統通過字符型液晶屏1602顯示設定頻率和其他信息。實驗結果顯示，輸出信號頻率范圍在1 Hz～10 MHz，且無明顯失真;輸出信號頻率實現1 Hz，10 Hz，100 Hz三級步進調節，頻率精度0.01 Hz，頻率轉換速度1 ms，輸出幅度范圍1～10 V。

該設計的創新點在于：將DDS芯片AD9850與超低功耗的MSP430F149單片機結合，提出了具有較高性價比和集成度、低功耗的嵌入式信號源設計方案;并且AD9850與MSP430F149采用串行連接方式，節省單片機的I/O資源，便于系統的功能擴展和產品升級。該信號源具有精度高，頻率范圍寬，頻率輸出穩定，體積小，功耗低，控制靈活方便的特點，可廣泛應用于日常教學和科研工作中，如果再經過結構優化，將具有良好的市場前景。

　　1 系統設計

　　1.1 DDS技術原理與結構

　　DDS技術是一種用數字控制信號的相位增量技術，具有頻率分辨率高，穩定性好，可靈活產生多種信號的優點。一個DDS信號發生器由相位累加器、波形數ROM表、D/A轉換器以及模擬低通濾波器LPF組成，原理框圖如圖1所示。DDS技術的核心是相位累加器。相位累加器在穩定時鐘信號的控制下產生讀取數據的地址值，隨后通過查表變換，地址值被轉化為信號波形的數字幅度序列，再由數/模變換器(D/A)將代表波形幅度的數字序列轉化為模擬電壓;最后經由低通濾波器將D/A輸出的階梯狀波形平滑為所需的連續波形。DDS信號發生器通過改變相位增量寄存器的值△phase(每個時鐘周期的度數)來改變輸出頻率。每當N位全加器的輸出鎖存器接收到一個時鐘脈沖時，鎖存在相位增量寄存器中的頻率控制字就與N位全加器的輸出相加。在相位累加器的輸出被鎖存后，它就作為波形存儲器的一個尋址地址，該地址對應波形存儲器中的內容就是一個波形合成點的幅度值，然后經D/A轉換變成模擬值輸出。當下一個時鐘到來時，相位累加器的輸出又加一次頻率控制字，使波形存儲器的地址處于所合成波形的下一個幅值點上。最終，相位累加器檢索到足夠的點就構成了整個波形。合成信號的波形取決于ROM表中的幅度序列，通過修改數據可以產生任意波形，如果要產生多種波形，只需把所需的多種波形數據存放到波形ROM表中。

　　DDS系統輸出正弦波的頻率計算公式為：

　　式中：fo為輸出正弦波的頻率;fo為系統的時鐘頻率;FSW為頻率控制字;N為相位累加器的字長，頻率控制字與輸出頻率成正比。由取樣定理，所產生的信號頻率能超過時鐘頻率的50 %，在實際應用中，為了保證信號的輸出質量，輸出頻率不要高于時鐘頻率的33 %，以避免混疊或諧波落入有用輸出頻帶內。

　　DDS的頻率分辨率定義為：

　　由于基準時鐘的頻率一般固定，因此相位累加器的位數決定了頻率分辨率;位數越多，分辨率越高。

　　該信號源采用DDS專用芯片AD9850產生正弦信號。AD9850采用CMOS工藝，其功耗在3.3 V供電時為155 mW，擴展工業級溫度范圍為-40～+80℃，采用28腳SSOP表面封裝形式，AD9850內含可編程DDS系統和高速比較器，能實現全數字編程控制的頻率合成。AD9850支持的時鐘輸入最高為125 MHz，頻率控制字的位數為32位。由式(2)可以計算出在125 MHz時鐘輸入時分辨率為0.021 9 Hz，該設計中選用30 MHz的有源晶振，故其分辨率按式(2)計算得0.006 9 Hz。