嵌入式系統能耗的動態管理

追溯歷史，嵌入式處理器的低功耗是通過使用一些低功耗的空閑或睡眠模式來實現的。現在，嵌入式處理器要承擔更復雜的工作，需要更高的性能。新的應用程序（如音頻和視頻播放以及游戲等）一般運行時間都相當長，“運行時間”與“空閑時間”之比也上升得很快。傳統的電源管理技術在空閑時間中是非常有效的，但要在運行中節省電池能量就無能為力了。

　　此外，電源管理芯片制造商僅僅把注意力集中在供電的管理方面。情況一般是這樣的，嵌入式處理器供應商給出輸入／輸出功率要求，功率半導體供應商則爭相開發出盡可能高效的滿足要求的 IC。然而，現在象開關穩壓器這樣的電源管理 IC 效率已經達到了 95% 的高峰。這迫使今天的電源 IC 供應商不僅要在價格上競爭，還要靠效率的每一點細微增長進行競爭。當前手機市場的發展趨勢顯示，這些傳統的方法已無法滿足業界對提升效率的需求。

　　盡管電池技術一直有穩定改進，如更長的壽命及更小的體積，但這種發展仍然無法趕上下一代設計快速增長的功率需求。要在新產品中將電池壽命延長到最終用戶可以接受的水平，普通的電源管理方法已經不能勝任了。
　　工藝技術的發展趨勢也加劇了電源管理的復雜性。過去，CMOS 晶體管在靜態時消耗功率很少，幾乎可以忽略不計。然而，隨著速度和密度的增加，工藝尺寸在不斷縮小，靜態功耗也在增長。根據估計，對于用 0.13 微米高速工藝實現的芯片，其靜態功耗要占總功耗的 15-20%。而且，隨著工藝技術進入 100 納米以下，靜態功耗將呈現指數式的增長，并將在處理器總功耗中占據主要部分。

　　有一種方法可以協調高性能與低功耗之間的矛盾，這就是讓處理器根據當前的工作負載，運行在不同的性能等級上。舉例來說，一個 MPEG 視頻播放器需要的處理性能比 MP3 音頻播放器高一個數量級。因此，當播放 MP3 時，處理器可以運行在較低頻率上，而仍然能保證播放的高質量。當時鐘頻率降低時，可以同時降低處理器的供電電壓，以達到節能的目的。

　　動態電壓調整技術 (DVS) 就利用了這樣一個事實，即 CMOS 工藝處理器的峰值頻率與供電電壓成正比。圖 1 顯示了頻率與電壓的關系，其中的測試使用了一個 ARM926EJ-S 處理器內核（0.18 微米工藝）。可以看到轉折點在大約 90 MHz，這是調整技術適用電壓范圍的一個限額。

　　以下是一個 CMOS 電路的近似功率方程：

　　P = CVDD 2fc + VDDIQ
　　其中：
　　· P 為供電電壓 VDD 消耗的功率
　　· C(VDD)2fc 是源于切換的動態功耗部分（C 是電容，fc 為頻率）
　　· VDDIQ 是源于泄漏的靜態功耗部分（IQ 為泄漏電流）

　　顯然，對一個給定負載，動態功率的量值與供電電壓的平方成正比。

　　減少供電電壓并同時降低處理器的時鐘速度，功耗將會呈二次方的速度下降，代價是增加了運行時間。由于每次電池充電后其中儲存的能量是有限的，所以能量管理技術是唯一一種可以擴展電池使用壽命的方法。圖 2 顯示的是當頻率與電壓都從最高值下調時，等效的節能情況。因為電壓的下降不可能超過某一個最低限，所以即使把頻率降低到曲度以下也不能產生更多的節能效果。因此，能量管理技術也存在一個適用頻率范圍，在這個范圍內的電壓升降才是有效的（本例中約為 90-170 MHz）。

　　電壓控制和頻率控制的要求

　　圖 3 比較了兩種電源管理方法的效果，一種使用動態電壓調整法（DVS），另一種是普通的門控電源管理方法。DVS 方法能顯著降低整體功耗。

　　一般來說，處理器運行得都太快了。例如，從 QoS 觀點來看，如果軟件只需要在一秒鐘內顯示完 30 幀視頻圖像，則處理器在半秒內就完成所有解碼是沒有意義的。提前完成任務的做法使能量利用效率較低。

　　取得性能與節能平衡的關鍵在于使用智能軟件，它可以把處理器的性能降低到正好滿足應用軟件需求底線的水平。這種軟件應該包括“性能設定”算法，由該算法來確定處理器運行的最佳性能級別，并且管理象 DVS 這樣的性能調整技術。