解析嵌入式系統串擾問題

引言

在嵌入式系統硬件設計中，串擾是硬件工程師必須面對的問題。特別是在高速數字電路中，由于信號沿時間短、布線密度大、信號完整性差，串擾的問題也就更為突出。設計者必須了解串擾產生的原理，并且在設計時應用恰當的方法，使串擾產生的負面影響降到最小。

1 串擾理論分析

串擾主要源自兩個相鄰導體之間所形成的互感與互容。在高速數字電路中，互感通常比互容的問題更嚴重。

1.1 互容

一個電路產生電場，該電場會影響第二個電路，這種相互影響的系數稱為它們的互容。

式中，CM為互容，ΔV為驅動波形的階躍幅度，TR是驅動波形的上升時間，RB是接收電路的接地阻抗。

由式1可知，互容串擾電壓與CM、ΔV/TR 、成正比，因此，減小互容串擾電壓的方法有：
　　
② 減小ΔV/TR。在確保信號時序的前提下，盡可能選擇信號沿較緩的器件。

③ 減小RB。減小被干擾電路接地阻抗，對被干擾電路進行末端端接，為被干擾電路并接去耦電容。

1.2 互感

兩個信號回路相互靠近時，一個信號回路的磁場變化將影響另一個信號回路，這種影響就是互感。互感的大小取決于信號回路的自感與兩個信號回路耦合的程度。

式中，LM為互感，ΔV為驅動波形的階躍幅度，TR是驅動波形的上升時間，RA是驅動電路的源端阻抗。

由式(2)可知，互感串擾電壓與LM、ΔV/TR 成正比，與RA成反比。因此，減小互感串擾電壓有如下方法。

（1） 減小LM

① 增大信號走線間距（因為LM隨著間距平方的增加而下降，關鍵信號可采用3W原則）。

② 為信號提供完整的參考平面。在低速電路中，電流沿著電阻最小路徑前進，而高速信號沿著電感最小路徑前進。電感最小的返回路徑就緊貼在一個信號導體下面，它使輸出電流路徑與返回電流路徑之間的總回路面積最小，從而使輸出電流路徑與返回電流路徑的干擾磁場相互抵消。

③ 減小信號到參考平面的距離，從而減小環路面積，達到減小LM的目的。

④ 盡可能地減小相鄰信號間的平行長度。平行長度越短，則總的LM越小。

⑤ 無參考平面隔離的相鄰信號層走線方向應該垂直，可減小磁場耦合程度。

⑥ 對串擾較敏感的信號線盡量布在內層，以減小磁場耦合程度。

（2） 減小ΔV/TR

在確保信號時序的前提下，盡可能選擇信號沿較緩的器件。

（3） 增大RA

在干擾電路源端串接電阻，減小電流變化斜率，同時要兼顧與傳輸線阻抗匹配，避免信號反射。

1.3 近端串擾和遠端串擾

圖1 兩條傳輸線的耦合

如圖1所示，假設位于A點的驅動器是干擾源，而位于D點的接受器為被干擾對象，那么驅動器A所在的傳輸線被稱為“干擾源網絡”或“侵害網絡(Agreessor)”，相應的接收器D所在的傳輸線網絡被稱為“靜態網絡”或“受害網絡”。靜態網絡靠近干擾源一端的串擾稱為“近端串擾”(也稱后向串擾)，而遠離干擾源一端的串擾稱為“遠端串擾”(也稱前向串擾)。根據產生的原因不同，可將串擾分為容性耦合串擾和感性耦合串擾兩類。

受侵害線上近端和遠端串擾噪聲的波形可以通過圖2得出。當一個數字脈沖上升沿進入傳輸線，它將不斷地在受侵害線上感應出噪聲，一部分串擾噪聲將傳向近端，另一部分將傳向遠端。遠端串擾脈沖與侵害線上的信號經過時間TD(信號在傳輸線上的延遲時間)后同步到達終端。近端串擾脈沖將起始于侵害線上信號變化沿出現的時刻，而侵害信號到達終端前產生的最后一部分近端串擾信號將在t=2TD時刻才到達近端，這是因為這部分信號要經過整條傳輸線才能被傳回近端。所以，近端串擾起始于t=0，并且持續2TD的時間。遠端串擾起始于t=TD，持續時間為數字信號的上升或者下降時間。

圖2 串擾噪聲示意圖

近端和遠端傳播的容性耦合電流都是正向的。具體的容性耦合如圖3所示，圖中的TP是干擾信號在傳輸線上的延遲時間，Tr是干擾信號的上升時間。

流向近端的感性耦合電流與近端容性耦合電流同向，流向遠端的感性耦合電流與遠端容性耦合電流反向。具體的感性耦合如圖4所示。

圖3 容性耦合的近端、遠端串擾波形