多路選擇器設計及仿真
加入技術交流群
步驟三：選擇FPGA的Device 與其它相關設定。
※先點選Project，再點選Implementation Options。
※在Device 的設定如下：Technology為Altera Stratix，Part為EP1S10，Speed 為-6，Package 為FC780。
※在Options 的設定是將FSM Compiler與Resource Sharing打勾。
※在Constraints的設定是將Frequency設定至100Mhz。
※在Implementation Results的設定是將Result File Name填入與電路模塊相同的名稱，而xxx.vgm這個文件會在QuartusII做APR時被使用。然后將下列兩個選項打勾(Write Vendor Constraint File與Write Mapped Verilog Netlist)。
※在Timing Report的設定是將Number of Critical Paths與Number of Start/End Points都設為11。
※在Verilog里是將TOP Level Module填入與電路模塊相同的名稱，然后將 Use Verilog 2001打勾。
步驟四：綜合(Synthesis)。
※點選RUN → Synthesize，最后出現Done!就是已經綜合完畢。
步驟五：檢查綜合后的電路。
※先點選HDL Analyst，再點選RTL，最后點選Hierarchal View，畫面會出現綜合后的電路Netlist。
以上就是使用Synplify將HDL程序合成為電路Netlist的基本流程，值得注意的是，當你針對不同要求而設定的Constraints不同時，你就會得到不同的電路Netlist，所要付出的硬件代價也不同，這就需要大家多花點心思來了解其中的奧妙之處。 本文引用地址：http://www.104case.com/article/149316.htm
3、自動布局布線（APR）
步驟一：開啟Quartus II，然后建立一個Project。
※先點選File，再點選New Project Wizard…。
※設定Work Directory，Project Name與Top-Level Entity Name，再按Next。
步驟二：加入設計文件。
※點選Add…，將Synplify合成出來的xxx.vqm加入，再按Next。
步驟三：設定相關的EDA Tools。
※在Tool Type點選Simulation，Tool Name點選ModelSim。 
※點選Settings，將Time Scale設定為1 ns。
步驟四：設定Family。
※設定Family為Stratix，再按Next。
評論