基于CPLD的MAX1032采樣控制的實現(xiàn)

圖6所示是Modelsim的仿真波形。SCLK上跳沿DIN_out的數(shù)據(jù)被MAX1032讀取。

程序的第二部分的作用是將MAX1032輸出的串行采樣結果存入CPLD內部的一個14位寄存器。采樣結果DOUT_in_S是14位的串行序列。CPLD在SCLK的上跳沿讀取數(shù)據(jù)后，可將其存到一個內部寄存器，再由DOUT選擇輸出寄存器的高或低八位數(shù)據(jù)讀出。最后的采樣結果是并行輸出的。總共2個字節(jié)，末兩位數(shù)據(jù)無效。對于外部時鐘模式，可從加載轉換啟動字開始計算，在第16個SCLK下跳沿，芯片將輸入采樣結果。得到結果即可按照公式(采樣電壓=12x(轉換成十進制的輸出結果)/16384)進行計算。以下是這部分功能的可綜合代碼：

圖7所示是Moddsim仿真的CPLD讀取MAX1032的采樣結果并將其存入寄存器DOUT_P_buf的仿真圖。由圖可見，在啟動采樣后的第16個SCLK的下跳沿，MAX1032輸出14位串行采樣結果，CPLD將其存入內部寄存器中以待系統(tǒng)讀取。一般在下一次采樣之前，需要將CPLD復位來清除上一次采樣的數(shù)據(jù)。由于外部時鐘模式下的SSTRB始終為低，故本例沒有對該信號進行處理。

5 結束語

本文介紹了利用CPLD控制MAX1032進行采樣的實現(xiàn)方法，包括CPLD的內部邏輯設計和對采樣信號的處理等。實驗證明，該方法能夠適用

需要使用CPLD控制外圍電路的場合。