基于雙DSP硬件架構的固態開關控制系統設計

如圖5所示，主、協DSP除單線GPIO直連端口外，主要通過FPGA相連。連接端口包括并行系統總線端口和通用I／O(GPIO)端口，分別用于傳遞“16位數據”和“開關信號”參量。并行系統總線端口用于連接DSP和FPGA內置的雙口RAM。該數據端口可使主、協DSP以兆赫茲級的速度并行通訊，適合傳輸大量的系統參數。GPIO端口則用于快速傳遞各種故障狀態。此外，FPGA還負責實現底層保護功能，微處理器如DSP雖可滿足系統智能化控制需求，但一些不可預知事件會導致控制系統出現嚴重故障。因此，除DSP外，系統利用FPGA增加了納秒級控制速度的底層保護功能。如圖5所示，系統電流與溫度開關信號經過模擬信號調理模塊形成過流、過溫故障信號后，直接送入FPGA。當系統發生過流、過溫故障時，FPGA故障鎖存模塊將使晶閘管控制信號失效。整個保護過程所涉及信號處理單元少，結構簡單，大大提高了系統的可靠性和響應速度。在此將進一步介紹各主要控制系統功能模塊的實現方法，并給出實體裝置的運行結果。

4 主要系統功能的實現
4．1 主DSP功能
改進后的切換控制流程如圖6所示。

由于系統采用雙DSP控制架構，每個DSP運算量較小，采用TMS320F12812型DSP芯片即可滿足需求。根據SSTS控制系統需求，主DSP主要配
置了外部中斷、外部存儲器接口、SCI等外設。其中，外部存儲器接口用于連接FPGA內置的雙口RAM。根據系統仿真結果，主DSP程序在MBB控制基礎上增加了對故障位置的判斷。當故障發生在負載側即故障電流很大時，應切斷負載一段時間后(大于系統繼電保護重合閘時間)，再次嘗試接入電源。若重新投切仍不成功，則說明負載故障無法恢復，不再切入任何電源。
4．2 同步信號采樣的實現與改進
在電力系統運行中，由于種種原因可能引起電網頻率漂移，若采樣周期不是實際周期信號整數倍，會造成頻譜泄露，從而引起誤差。采用鎖相環跟蹤鎖定電網頻率可解決該問題。硬件鎖相環電路主要由方波產生信號電路和鎖相倍頻電路兩部分組成。由過零比較電路產生的50 Hz方波信號經過鎖相倍頻電路產生12．8 kHz采樣頻率信號。該電路結構簡單，響應速度快，但在系統發生缺相故障或諧波干擾時，硬件鎖相電路將可能無法可靠跟蹤電網50 Hz信號，造成采樣電路工作不正常。該控制系統將硬件鎖相環輸出信號送入FPGA進行頻率檢測跟蹤，當跟蹤輸出的電網頻率與50 Hz偏差大于1 Hz時，由FPGA輸出標準12．8 kHz采樣觸發信號，以保證系統可靠運行。