新聞中心

        EEPW首頁 > 消費(fèi)電子 > 設(shè)計(jì)應(yīng)用 > 用CS43L42音頻解碼器和EP7212嵌入式處理器設(shè)計(jì)的MP3文件播放系統(tǒng)

        用CS43L42音頻解碼器和EP7212嵌入式處理器設(shè)計(jì)的MP3文件播放系統(tǒng)

        ——
        作者: 時(shí)間:2006-07-13 來源: 收藏
        摘要:介紹了CIRRUS LOGIC公司生產(chǎn)的音頻解碼芯片CS43L42與嵌入式處理器EP7212的接口實(shí)現(xiàn)方法,分析了基于嵌入式處理器EP7212/7312和CS43L42芯片的MP3文件播放系統(tǒng),給出了由其組成的完整硬件連接圖和有效的軟件實(shí)現(xiàn)方法。

            關(guān)鍵詞:嵌入式處理器;數(shù)字音頻接口DAI;CS43L42;MP3;EP7212

        1 引言

        目前存儲聲音信息的音頻數(shù)據(jù)格式主要有PCM文件、VOC文件、MIDI文件、MP3文件等。對導(dǎo)航系統(tǒng)來說,要實(shí)現(xiàn)音頻文件的播放,存儲器容量是一個(gè)需要考慮的問題。由于導(dǎo)航系統(tǒng)的存儲空間有限,所以要求存儲的文件壓縮率高。與其它文件格式相比,MP3音頻文件具有較高的壓縮率和不遜色于CD的音質(zhì),所以在導(dǎo)航系統(tǒng)中音頻文件的存儲選用MP3格式。

        MP3的全稱為MPEG1 Layer-3音頻文件,MPEGMoving Picture Experts Group在漢語中譯為活動(dòng)圖像專家組,特指活動(dòng)影音壓縮標(biāo)準(zhǔn)。MPEG音頻文件是MPEG1標(biāo)準(zhǔn)中的聲音部分,也叫MPEG音頻層,它根據(jù)壓縮質(zhì)量和編碼復(fù)雜程度劃分為三層,即Layer1、Layer2、Layer3,分別對應(yīng)MP1、MP2、MP3這三種聲音文件,并根據(jù)不同的用途,使用不同層次的編碼。MPEG音頻編碼的層次越高,編碼器越復(fù)雜,壓縮率也越高,MP1和MP2的壓縮率分別為4:1和6:1~8:1,而MP3的壓縮率則高達(dá)10:1~12:1,也就是說,一分鐘CD音質(zhì)的音樂,未經(jīng)壓縮需要10MB的存儲空間,而經(jīng)過MP3壓縮編碼后只有1MB左右。不過MP3對音頻信號采用的是有損壓縮方式,為了降低聲音失真度,MP3采取了“感官編碼技術(shù)”,即編碼時(shí)先對音頻文件進(jìn)行頻譜分析,然后再用過濾器濾掉噪音電平,接著通過量化的方式將剩下的每一位重新排列,最后形成具有較高壓縮率的MP3文件,從而使壓縮后的文件在回放時(shí)能夠達(dá)到比較接近原音源的聲音效果。

            雖然MP3是一種有損壓縮方式,但它以極小的聲音失真換來較高的壓縮比,因此在較多的場合得以應(yīng)用。尤其是隨著數(shù)字技術(shù)的發(fā)展,MP3壓縮方式在便攜式電子產(chǎn)品中得到了越來越廣泛的應(yīng)用,深受追求時(shí)尚、新潮的青年朋友的喜愛。

        2 CS43L42播放芯片

        CS43L42是CIRRUS LOGIC公司生產(chǎn)的音頻解碼芯片,它可工作在1.8~3.3V,關(guān)掉線性放大器時(shí)功耗僅16mW非常適合于MP3、MD播放器等低功耗場合的應(yīng)用。該芯片是一款完全意義上的數(shù)模轉(zhuǎn)換器,它包括1bit D/A轉(zhuǎn)換、模擬濾波、音量控制、線性電壓輸出以及耳機(jī)放大器。通過改變主頻率,其允許的輸入采樣頻率可從2k~100kHz變化。該器件具有數(shù)字重音、峰值限制和去加重等特性。此外,由于采用了POPGUARD技術(shù),CS43L42還可有效防止加電、斷電時(shí)產(chǎn)生的瞬間沖擊。

        CS43L42具有DAI接口,能夠與嵌入式處理器EP7212/7312較好的配合。它具有三種模式:雙線模式、SPI模式、STAND ALONE模式。通過引腳CP/SA和AD0/CS/DEM0置相應(yīng)狀態(tài)可以設(shè)置這三種模式。當(dāng)CP/SA引腳為低電平時(shí),芯片為STAND ALONE模式,當(dāng)CP/SA為高電平時(shí),只要檢測到引腳AD0/CS/DEM0電平從低到高變化,則進(jìn)入SPI模式,否則為雙線模式。在STAND ALONE模式下,可用SCL/CCLK/DIF1和SDA/CDIN/DIF0引腳來設(shè)置數(shù)據(jù)、左/右時(shí)鐘以及主時(shí)鐘之間的關(guān)系。在雙線模式和SPI模式下,則可以通過對寄存器進(jìn)行操作來實(shí)現(xiàn)靜音、聲道衰減和音量控制等功能。圖1是CS43L42的內(nèi)部原理圖,圖2是該芯片的引腳排列示意圖,各引腳的功能如下:

        1腳(RST):復(fù)位信號,低有效。

        2腳(LRCK):左/右?guī)健?/P>

        3腳(SDATA):串行音頻數(shù)據(jù),數(shù)據(jù)隨串行時(shí)鐘引入。

        4腳(AD0/CS/DEM0):在SPI模式下,用于使能控制端口。

        5腳(SCLK/DEM1):位時(shí)鐘,等于MCLK的1/2,每幀有128位。

        6腳(VL):數(shù)字電源電壓,典型值為1.8V~3.3V。

        7腳(MCLK):2x過采樣時(shí)鐘,僅在從模式下輸入。

        圖3

            8腳(SCL/CCLK/DIF1):串行控制接口時(shí)鐘。

        9腳(SDA/CDIN/DIF0):串行控制數(shù)據(jù)輸入輸出。

        10腳(N.C.):無連接,懸空。

        11腳(CP/SA):控制模式和等待模式控制。

        12腳(VQ_HP):耳機(jī)靜態(tài)電壓接口。

        13腳(REF_GND):連接到模擬地。

        14腳(FILT+):正向基準(zhǔn)電壓,用于內(nèi)部采樣電路。

        15腳(VQ_LINE):線輸出靜態(tài)電壓接口。

        1621腳(HP_A,HP_B):耳機(jī)輸出。

        17腳(GND):連接到模擬地。

        18腳(VA):模擬電源電壓,典型值為1.8V~3.3V。

        19腳(VA_LINE):線性擴(kuò)音器電源端,典型值在1.8V~3.3V。

        20腳(VA_HP):耳機(jī)放大電源端,典型值為0.9V~3.3V。

        22,23腳(AOUTB AOUTA):模擬輸出端。

        24腳(MUTEC):靜音控制。

        3 CS43L42的硬件連接電路

        如系統(tǒng)中芯片工作在STAND_ALONE模式,則將DIF1、DIF0分別設(shè)置為低、高電平表示接收左起有效的24位數(shù)據(jù)。圖3是CS43L42的典型外圍連接電路。圖中的電容C由下式給出:

        C=(RL+560)/[4π Fs(RL



        評論


        相關(guān)推薦

        技術(shù)專區(qū)

        關(guān)閉
        主站蜘蛛池模板: 江门市| 米脂县| 革吉县| 万年县| 黔西| 桑植县| 佛坪县| 龙海市| 台湾省| 合江县| 辽阳市| 吕梁市| 凭祥市| 台东市| 清水河县| 邹城市| 甘德县| 哈尔滨市| 临沭县| 山东省| 鄂温| 太白县| 苍梧县| 兴化市| 隆尧县| 南郑县| 利辛县| 同江市| 遵义市| 海林市| 壤塘县| 泰州市| 福贡县| 文成县| 和平区| 湖州市| 尼勒克县| 新密市| 电白县| 天水市| 河东区|