ADI高速ADC為通信應用建立新標準

——新的ADC功耗降低了40%以上

  
 
美國模擬器件公司（Analog Devices, Inc.，紐約證券交易所代碼: ADI），全球領先的高性能信號處理解決方案供應商和數據轉換技術領先公司，今日在馬薩諸塞州諾伍德市（NORWOOD, Mass.）推出其高速10 bit、 11 bit、12 bit模數轉換器（ADC）系列產品，適合用于寬帶通信和無線基礎設施應用——例如電纜調制解調器終端系統、第三代和第四代微區和皮區基站以及固定點到點射頻通信——需要降低功耗、小封裝尺寸，但又不能犧牲高質量ADC性能的應用場合。其艦旗產品是12 bit 分辨率250  MSPS（每秒百萬取樣率）采樣速率ADC，其功耗降低了40%以上，封裝尺寸比同類產品減小20%，同時保證高中頻（IF）條件下優良的性噪比(SNR)和無雜散動態范圍(SFDR)。

 “AD9230是僅有的一款將功耗降低到500 mW 閾值 以下的12 bit 250 MSPS ADC，因此降低了功耗，減小了系統尺寸，并使散熱管理的成本降到最低——對于當今高性能無線和有線應用是極其重要的屬性，” 高速信號處理器部產品線總監Kevin Kattmann說，“AD9230用于微區和皮區基站傳輸路徑優化了功率放大器的線性性能， 同時由于減小終端系統的尺寸有利于加快系統配置。在電纜終端系統中，數據寬帶業務需求的增長在帶寬中占據越來越重要的位置，要求允許提高信道密集度的低功耗ADC。”

低功耗、高速ADC系列

AD9230 12 bit 250 MSPS ADC是當今推出的引腳兼容、低功耗系列ADC的艦旗產品。該產品采用1.8V單電源，功耗僅425 mW，在70 MHz輸入頻率條件下能保持優良的SNR(65.5 dB FS)和SFDR (82 dBc)。AD9230還含有內置基準電壓源和采樣保持，兩個并行低壓差分信號(LVDS)輸出模式（ANSI-644 和  IEEE 1596.3減小鏈接范圍）容易與現場可編程門陣列（FPGA）連接以及雙數據速率模式（DDR）將需要的并行輸出數據印制線數量減半。DDR模式結合IEEE 1596.3減小鏈接范圍的LVDS輸出模式，可將功耗進一步降低到385 mW。

為獲得最佳系統性能，AD9230可與ADI公司的AD8368, AD8369 和AD8370射頻（RF）可變增益放大器一起使用。該系列的12 bit  AD9230包括三種速度等級(250 MSPS, 210 MSPS, 170 MSPS)， 11bit AD9230-11 以200 MSPS采樣速率工作，10 bit  AD9211也包含三種速度等級(250 MSPS, 200 MSPS, 170 MSPS)。