Adapteva采用微捷碼流程進行微處理器芯片的投片

　　微捷碼日前宣布，Adapteva采用了微捷碼軟件進行針對GLOBALFOUNDRIES的28納米SLP工藝的Epiphany-IV 64核微處理器陣列IC的投片。通過利用微捷碼的Talus、Hydra和Titan數字與模擬IC設計解決方案以及擁有最新驗證過的28納米SLP工藝運行集的Quartz DRC/LVS物理驗證工具，Adapteva能夠以突破性70 GFLOPS/Watt性能，交付目前為止能效最高的浮點式處理器陣列解決方案。

　　微捷碼流程是Epiphany-IV獨特設計和架構問題的理想解決方案。這款器件包括了分片式高性能浮點式處理核心，該核心獨特地可擴展性版面規劃架構針對密集型倒裝芯片包配置進行過優化，如：占地空間需求最小的極端性能應用。

　　微捷碼層次化設計解決方案Hydra提供了快速精確的版面規劃功能，使得Adapteva能夠緊密封裝多個處理器陣列，同時它還提供了滿足功耗和封裝要求所需的早期快速反饋。擁有Hydra的全面可重復性模塊設計和半對接、全對接規劃支持，Adapteva能夠試驗大量陣列配置，從中得出最高性能和最小面積。Hydra還提供了功能強大的45度RDL布線功能，確保了最大的倒裝芯片封裝密度。

　　擁有無與倫比的設計周期和容量，Talus netlist-to-GDSII平臺為Adapteva提供了探索無數不同架構的靈活性。這種融合式設計流程還讓設計師對早期布局、時序、面積和功耗指標在設計流程后期階段達到更有信心，進而使得設計團隊可集中精力為產品提供增值，而不是精力和時間用在設計流程考量上。

　　Talus的魯棒性多模多角功能和擁有全AOCV支持的全流程優化最大程度降低了裕量，使得Adapteva能夠以最小面積、最高性能交付設計。

　　Talus的Flow Manager?針對GLOBALFOUNDRIES的28納米SLP工藝進行過優化，能夠提供非常有價值的反饋信息和在架構及配置探索過程中進行分析。微捷碼在實現GLOBALFOUNDRIES 28納米SLP簽核參考流程方面的豐富經驗還幫助加速了流程的建立和優化。

　　“雖然Adapteva不是一家巨型半導體公司，然而通過采用微捷碼RTL-to-GDSII流程強大而全面的功能，我們已能夠交付四代的硅片并在兩年內實現盈利，”Adapteva首席執行官(CEO)Andreas Olofsso表示。“微捷碼的最先進軟件以及它與GLOBALFOUNDRIES的密切合作為我們邁向成功提供了幫助。”

　　“為半導體開發商提供所需的軟件和支持，讓他們實現芯片設計盈利的同時達成功耗、性能和面積目標，正是微捷碼的Silicon One方案所努力的目標，”微捷碼設計實現業務部總經理Premal Buch表示。“Adapteva采用我們的軟件，利用我們與GLOBALFOUNDRIES持續合作，提供了一款可即時簽核的參考流程、驗證了Quartz支持DRC+并提供了Quartz 28納米SLP工藝運行集，取得了令人印象深刻的成就。這些成就充分證明了微捷碼提供了全面的新興硅片技術解決方案。”